《微电子学概论》-ch4_集成电路制造工艺_双极集成电路工艺.pptVIP

上一次课的主要内容 CMOS集成电路工艺流程 制作埋层（减小集电极串联电阻） 初始氧化，热生长厚度约为500～1000nm的氧化层（隐埋扩散的掩蔽层） 光刻1#版（埋层隔离版），利用反应离子刻蚀技术将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶 进行大剂量As+注入并退火，形成n+埋层 生长n型外延层 利用HF腐蚀掉硅片表面的氧化层 将硅片放入外延炉中进行外延，外延层的厚度和掺杂浓度一般由器件的用途决定 形成横向氧化物隔离区（I） 热生长一层薄氧化层，厚度约50nm 淀积一层氮化硅，厚度约100nm 光刻2#版(场区隔离版） 形成横向氧化物隔离区（II） 利用反应离子刻蚀技术将光刻窗口中的氮化硅层-氧化层以及一半的外延硅层刻蚀掉 进行硼离子注入（形成沟道阻挡） 形成横向氧化物隔离区（III） 去掉光刻胶，把硅片放入氧化炉氧化，形成厚的场氧化层隔离区 去掉氮化硅层 形成基区 光刻3#版(基区版)，利用光刻胶将集电区遮挡住，暴露出基区 基区离子注入硼，形成P型基区（轻掺杂） P＋型基区注入（形成基区接触）： 光刻5#版(基区接触孔版)，利用光刻胶将发射极和收集极接触孔保护起来，暴露出基极接触孔 进行大剂量的硼离子注入，形成基区接触。 形成发射区和收集区接触 光刻6#版(发射区版)，利用光刻胶将基极接触孔保护起来，暴露出发射极和集电极接触孔 进行低能量、高剂量的砷离子注入，形成发射区和收