带有48字节RAM的日历时钟芯片的设计.docVIP

带有48字节RAM的日历时钟芯片的设计 摘要：介绍了一种带有48字节RAM的日历时钟芯片的设计，该芯片具有振荡、分频、可编程的计时计数、定时闹响和中断输出等功能。该芯片基于Verilog HDL描述，采用模块化设计，可扩展性好；并利用Synopsys公司的VCS和DC工具分别对设计进行了成功的系统仿真和综合；同时还简单介绍了ASIC设计的整个流程。 ?? 关键词：Verilog HDL 系统仿真 逻辑综合 数字电子系统 日历时钟芯片应用非常广泛，例如在IC卡电子门锁中，可利用日历时钟芯片的定时时钟计数功能，在IC卡内输入客人住房时的时间段，只有当时间段所包含的时间与日历时钟所记录的时间一致时，方可开门，否则IC卡为无效卡。 利用Synopsys公司提供的集成电路设计工具VCS和DC，设计了一个带有48字节RAM的日历时钟芯片，包括该芯片RTL级代码的编写、功能仿真和综合，达到了预期的目标。该芯片的具体性能指标是：工作电源电压为2.5～6V；日历时钟工作电源和RAM数据保持电源电压为1～6V；工作电流最大为50μA；四年日历时钟，24或12小时格式，32.768kHz时基；48字节RAM，自动字节地址增量；具有可编程的闹钟、定时和中断功能。 1 ASIC设计概述 随着深亚微米技术的发展，数字集成电路的规模已经发展到上百万门。未来的二十多年里，一块ASIC芯片中将会达到上千万门的规模