微程序控制实验报告.docVIP

微程序控制实验报告 【实验原理】 本实验采用微代码直接产生控制信号来实现微程序控制器。程序控制单元主要有控制存储器和地址转移逻辑构成。首先是控制存储器模块，由于书上要求的模型机只有7条机器指令，故首先根据七条机器指令写出微带码存入微代码，用VHDL语言写入控制存储器rom模块中。地址转移逻辑，主要是直接产生下址的方法，但是强迫读和强迫写则要用到控制信号KWE、KRD通过组合逻辑与微指令中的地址单元一起产生下址。此控制器实验，IR的三位模拟指令代码信号通过手动输入。 微指令格式为: 编号 27 26 25 24 23 22 21 端口 161clrn 161load 161pc SW_BUS R4_BUS R5_BUS ALU_BUS 编号 20 19 18 17 16 15 14 端口 PC_BUS LDR5 LDR4 LDDR2 LDDR1 LDAR LDIR 编号 13 12 11 10 9 8 7 端口 M CN S3 S2 S1 S0 WE 编号 6 5 4 3 2 1 0 端口 RD P A4 A3 A2 A1 A0 微代码字段长度为28位，前27~6位为控制字段，第5位为判别字段位，后五位为微地址位直接产生下址。 下址字段为的多少取决于微程序流程图的规模，当微指令总数为32时，至少需要5位微地址位。 测试判别字段位取决于微指令流程图中有多少处分支，如本实验中只有一处，故判别字段位为1为即p。 操作控制部分如SW_BUS等，形成控制信号固化在ROM中。 ROM模块（由VHDL语言编成）： LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY rom IS PORT ( address : IN STD_LOGIC_VECTOR (4 DOWNTO 0); q : OUT STD_LOGIC_VECTOR (27 DOWNTO 0)); END rom; ARCHITECTURE SYN OF rom IS SIGNAL sub_wire0 : STD_LOGIC_VECTOR (27 DOWNTO 0); BEGIN sub_wire0= 1010111100000000000000000001 WHEN address= 00000 ELSE 1111111000001000000000000010 WHEN address= 00001 ELSE 1001111100000100000001101000 WHEN address= 00010 ELSE 1111111000001000000000010101 WHEN address= 01001 ELSE 1001111100001000000001010110 WHEN address= 10101 ELSE 1001111110000000000001000001 WHEN address= 10110 ELSE 1111111000001000000000010111 WHEN address= 01010 ELSE 1001111100001000000001011000 WHEN address= 10111 ELSE 1001101100000000000010000001 WHEN address= 11000 ELSE 1111111000001000000000011001 WHEN address= 01011 ELSE 1001111100001000000001011010 WHEN address= 11001 ELSE 1001111100000000000001000001 WHEN address= 11010 ELSE 1001101100010000000000011011 WHEN address= 01100 ELSE 1001110110000010000000000001 WHEN address= 11011 ELSE 1111111000001000000000011100 WHEN address= 01101 ELSE 1011111100000000000001000001 WHEN address= 11100 ELSE 1111111000001000000000000011 WHEN address= 01110 ELSE 1001111100001000000001000100 WHEN address= 00011 ELSE 100111110010