电子科大eda技术方案.pptVIP

查找表型FPGA的可编程逻辑块是查找表，由查找表构成函数发生器，通过查找表来实现逻辑函数。 查找表的物理结构是静态存储器（SRAM）。M个输入项的逻辑函数可以由一个2M位容量的SRAM实现，函数值存放在SRAM中。SRAM的地址线起输入线的作用，地址即输入变量值，SRAM的输出为逻辑函数值，由连线开关实现与其他功能块的连接。 查找表结构的函数功能非常强。M个输入的查找表可以实现任意一个有M个输入项的组合逻辑函数，这样的函数有2M个。用查找表实现逻辑函数时，把对应函数的真值表预先存放在SRAM中即可实现相应的函数运算。 目前FPGA中多使用4输入的LUT，每一个LUT可以看成一个有4位地址线的16×1的RAM。当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。下表是一个用LUT实现4输入与门的例子。 用LUT实现4输入与门 实际逻辑电路 LUT的实现方式 ??????????????????????????????????????????????????????????????????????????????????? ???????????????????????????????????? a,b,c,d 输入 逻辑输出 地址 RAM中 存储的内容 0000 0 0000 0 0001 0 0001 0 .... 0 ... 0 1111 1 1111 1 N个输入的逻辑函数需要2N的容量的SRAM来实现，一般多个输入的查找表采用多个逻辑块级连的方式 从表可见，当4输入与门的输入端a, b, c, d变化时，对应的输出端也跟着变化，如果把与门输入端的4个管脚看作LUT的输入地址，其寻址空间为16，只要在这16个存储单元中存放和与门对应的逻辑值，那么就实现了用LUT替代与门的作用。 下面以两大主要FPGA生产商Xilinx的主流器件来说明FPGA的内部结构图。 （1）Xilinx公司的Spartan-II系列FPGA内部 结构图，它由四部分组成： CLB模块 I/O模块 RAM模块 可编程连线 Xilinx公司的Spartan-II系列FPGA内部结构 在Spartan-II中，一个CLB包括两个Slice模块，每个Slice模块又包含两个LUT、两个触发器和相关逻辑。Slice可以看成是Spartan-II器件实现逻辑功能的最基本结构。Xilinx公司的其他系列的FPGA器件的内部结构与此类似。 下图是Spartan-II器件内部Slice的结构图。 Spartan-II器件内部Slice的结构图 Spartan-II器件内部I/O模块结构图 Spartan-II器件内部互连资源结构图 CPLD与FPGA的区别 CPLD FPGA 内部结构 Product－term Look－up Table 程序存储 内部EEPROM SRAM，外挂EEPROM 资源类型 组合电路资源丰富 触发器资源丰富 集成度 低 高 使用场合 完成控制逻辑 能完成比较复杂的算法 速度 慢 快 其他资源 － EAB，锁相环 保密性 可加密 一般不能保密 FPGA采用SRAM进行功能配置，可重复编程，但系统掉电后，SRAM中的数据丢失。因此，需在FPGA外加EPROM，将配置数据写入其中，系统每次上电自动将数据引入SRAM中。CPLD器件一般采用EEPROM存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。 FPGA器件含有丰富的触发器资源，易于实现时序逻辑，如果要求实现较复杂的组合电路则需要几个CLB结合起来实现。CPLD的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。 FPGA为细粒度结构，CPLD为粗粒度结构。FPGA内部有丰富连线资源，CLB分块较小，芯片的利用率较高。CPLD的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线，因此CPLD利用率较FPGA器件低。 FPGA为非连续式布线，CPLD为连续式布线。FPGA器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。CPLD每次布线路径一样，CPLD的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD的延时较小。 PLD器件的命名与选型 EPM7 128 S