定时器计数器和位机中的多功能接口芯片技术方案.ppt

第12章 定时/计数器与32位机中的多功能接口芯片 12.1 可编程定时/计数器芯片82C54的编程结构和引脚信号 82C54的六种工作方式 82C54的每一个计数器都可以按照控制字的规定有6种不同的工作方式。下面结合时序波形图介绍各种工作方式的计数过程。 一、方式0(计数结束中断方式)时序如图： 计数过程 当写入方式0控制字后，OUT立即变为低电平，并且在计数过程中一直维持低电平。若GATE＝1，写入初值后，CLK第1个下降沿到，计数值装入计数器，随后每一个CLK脉冲下降沿到，计数器减1。计数器减到零时，OUT输出变为高电平，并且一直保持到该通道重新装入计数值或重新设置工作方式为止。 方式0的波形图 二、方式1 （可编程单稳态触发器） 　　 方式1的时序如图所示。这种方式由外部门控信号GATE上升沿触发，产生一单拍负脉冲信号，脉冲宽度由计数初值决定。　 计数过程 写入控制字后，OUT输出为高电平。写入计数初值之后，计数器并不立即开始计数，而要等到GATE上升沿后的下一个CLK输入脉冲的下降沿，OUT输出变低，计数才开始。结束时，OUT输出变高，从而产生一个宽度为N个CLK周期的负脉冲。　 GATE信号的影响: 方式1中，GATE信号的作用可从两个方面进行说明：　 第一: 在计数结束后，若再来一个GATE信号上升沿，则下一个时钟周期的下降沿又从初值开始计数，而不需要重新写入初值，即门控信号可重新触发计数。　 第二: 在计数过程中，若再来一个门控信号的上升沿，也在下一个时钟下降沿从初值起重新计数，即终止原来的计数过程，开始新的一轮计数　 方式1波形图 三、方式2 (脉冲波发生器、分频器) 方式2的工作波形如图所示：这种方式的功能如同一个N分频计数器，输出是输入时钟按照计数值N分频后的一个连续脉冲。 计数过程： 　 写入控制字后的第一个CLK时钟上升沿，输出端OUT 变成高电平。若GATE＝1，写入计数初值后的第一个时钟下降沿开始减1计数。 减到1时，输出端OUT变为低电平，减到0时，输出OUT又变成高电平，同时从初值开始新的计数过程。因此，方式2能自动重装初值，输出固定频率的脉冲，也称之为分频器。　 GATE信号的影响： 　 方式2中，GATE信号为低电平时终止计数，而由低电平恢复为高电平后的第一个时钟下降沿重新从初值开始计数。由此可见，GATE一直维持高电平时，计数器为一个N分频器。　 四、方式3 这种方式下，OUT端输出的是方波或近似方波信号。它的典型用法是作波特率发生器。 方式3的工作过程比较复杂。当写入控制字CW，使8254进入工作方式3后，OUT输出低电平，这时若装入计数初值n且GATE为高电平，则在其后的下个CLK脉冲下降沿，OUT跳变为高电平，同时开始减2计数。如果置入CR的初值n为偶，减法计数对每个CLK脉冲减2，经过n/2个CLK脉冲，计数值达到0值，OUT输出变为低；然后，CR内的初值自动再装入CE并继续减2计数，经过n/2个CLK脉冲，计数值达0值，OUT输出又立即变高。如此周而复始，OUT端得到的是完全对称(占空比为1/2)的方波信号。 如果置入的初值是奇数，则计数过程略有不同： 在OUT变为高电平瞬间，CR内的初值向CE装入时减1成为偶数，然后对CLK减2计数，减至0时OUT不立即变低，而是再经过一个CLK脉冲后变低（-2）。这就是说，方波的高电平持续时间为(n-1)/2+1=(n+1)/2个脉冲周期。OUT从高变低瞬间，CR内初值向CE装入时减1，然后对CLK减2计数，计数到0值时，OUT输出立即变高。这就是说，方波的低电平持续(n-1)/2个CLK脉冲周期。如此周而复始，OUT端得到的是近似对称的方波信号。 GATE端加入低电平将停止计数，GATE端加入触发信号(上升沿)也将重新从CR向CE装入初值，从而对OUT输出起同步作用。 下图给出了方式3的定时波形示例。其中①表示计数初值n为偶数(图中为n=4)的情况；②表示初值为奇数(图中为n=5)的情况；③表示计数过程中出现GATE=0的情况，这时CE暂停对CLK计数，直到GATE再次由低变高时，重新启动计数过程，从初值n开始计数。 如果要求改变输出方波的速率，则CPU可在任何时候向CR重新写入新的计数初值n，并从下一个计数操作周期开始起作用。而如果在新初值写入之后又收到GATE上升沿，则虽然原来的方波半周期尚未结束，CE也将在下一个CLK脉冲时装入新初