ATMEGA单片机内核存储时钟创新教程分析.pptVIP

* AVR的时钟控制单元将产生五种时钟信号 1）CPU时钟；2）Flash时钟；3）I/O时钟；4）异步定时器时钟；5）ADC时钟 时钟源与预分频值----通过三个字节的熔丝位来设置 * 手册P23 ：缺省时钟为器件出厂时内部RC 振荡器频率标定为8.0MHz 并且CKDIV8 被编程，得到 1.0MHz 的系统时钟。 * 时钟输入到AVR 时钟发生器，再分配到相应的模块。 * 时钟输入到AVR 时钟发生器，再分配到相应的模块。 * 时钟输入到AVR 时钟发生器，再分配到相应的模块。 * 时钟输入到AVR 时钟发生器，再分配到相应的模块。 * 一、用Proteus仿真演示；二、用视频进行实物演示； * * * 单片机原理与接口技术 广州大学自动化系 肖忠 * AVR 内核结构方框图 * 一、内核 CPU的任务：保证程序的正确执行。它必须能够访问存储器、执行运算、控制外设、处理中断 AVR单片机采用哈佛(Harvard)结构(有两个存储器模块，即将指令存储器与数据存储器分开的一种存储结构)； PC机采用冯?诺依曼结构(又称普林斯顿Princeton结构，它只有一个存储器模块，是将指令存储器与数据存储器合在一起) * 一、内核(MCU硬件) 哈佛结构是一种将程序指令存储和数据存储分开的存储器结构。 普林斯顿结构，也称冯?诺伊曼结构，是一种将程序指令存储器和数据存储器合并在一起的存储器结构。 * 一、内核(MCU软件) AVR的指令系统是RISC结构，而MCS-51的指令系统是CISC结构。 RISC----Reduced Instruction Set Computer(精简指令集计算机) CISC----Complex Instruction Set Computer(复杂指令集计算机) * 一、内核 CISC和RISC是当前MCU的两种架构，区别在于不同的MCU设计理念和方法； CISC架构：用最少的机器指令来完成尽量多的控制、计算任务，指令多，功能多(早期的MCU全采用此架构)； RISC架构：只有基本指令，指令少，功能单一，但每条指令的执行时间很短，执行速度快； * 一、内核(ATmega48) CPU内包括：算术逻辑单元，状态寄存器，通用工作寄存器组（32个8位的，包含XYZ），堆栈指针寄存器，页面选择寄存器RAMPZ等 程序存储器空间分为：引导区和应用程序区，全是线性的平面结构，程序存储器的起始处有一张中断向量表，每一个中断在此都有独立的中断地址； * 一、内核(ATmega48) 每个中断与复位在程序空间都有一个独立的中断向量，独立的中断使能位 程序存储区的最低地址缺省为复位和中断向量 中断响应至少4个时钟周期，中断返回也需4个时钟周期，中断可以将CPU从睡眠中唤醒 * 二、存储器结构 存储器 程序存储器(Flash) 数据存储器 SRAM EEPROM * 二、(1)程序存储器结构 中断向量表 * 二、(1)数据存储器SRAM结构 * 二、(2)数据存储器EEPROM EEPROM的容量为256 Byte 它作为独立的数据空间而存在，按字节读/写 EEPROM的访问由地址寄存器、数据寄存器、控制寄存器决定 * 三、时钟系统 预分频 时钟源选择 * 时钟源(P22～31) 低功耗晶振 满振幅晶振 低频晶晶振 外部时钟 内部RC振荡器 芯片通过熔丝位选择时钟源（P23 表4） 熔丝位的出厂值是多少？缺省的时钟频率是多少？ 三、时钟系统 * 三、时钟系统 芯片有如下几种通过熔丝位选择的时钟源 * 四、熔丝位 * 四、熔丝位 * 四、熔丝位 * 复习： CPU的任务： 存储系统： 指令系统： Atmega48： 时钟系统： 保证程序的正确执行 Harvard与Princeton RISC与CISC 程序空间=4KB 数据空间=512B E2=256B Flash,CPU,IO,ADC,Asy 选择时钟源、选择8分频 默认内部RC8MHZ，8分频 * 课后复习 数据手册：P11～32 教材：P7～11 * 下一讲的主要内容 AVR的定时器----普通模式 * 一、用Proteus仿真演示；二、用视频进行实物演示； * 一、用Proteus仿真演示；二、用视频进行实物演示； * 一、哈佛结构：有Microchip公司的PIC系列芯片，还有摩托罗拉公司的MC68系列、Zilog公司的Z8系列、ATMEL公司的AVR系列和安谋公司的ARM9、ARM10和ARM11。 二、普林斯顿结构：英特尔公司的8086，英特尔公司的其他中央处理器、安谋公司的ARM7、MIPS公司的MIPS处理器也采用了冯?诺伊曼结构。 * * * * * * 一、ATme