218通信技综合实验报告.docVIP

实验名称 数字锁相环与位同步实验 实 验 目 的 1、掌握滤波法提取位同步信号的原理及其对信息码的要求。 2、掌握用数字锁相环提取位同步信号的原理及其对信息代码的要求。 3、掌握位同步器的同步建立时间、同步保持时间、位同步信号同步抖动等概念。 实 验 器 材 1、主控信号源、2、13、8号模块 各一块 2、双踪示波器 一台 3、连接线 实 验 原 理 实验原理框图 2、实验框图说明 输入的HDB3单极性码信号经过256KHz带通滤波器，滤出256KHz模拟时钟信号。经过门限判决后，得到数字的时钟信号但由于有其他频率成分的干扰，导致时钟有些部分的占空比不为50%，因此需要通过模拟锁相环平滑。数字的256KHz时钟经过4分频之后，已经得到一定的平滑效果。送入CD4046鉴相输入1的是64KHz时钟信号，当CD4046处于同步状态时，鉴相器输入1的时钟频率及相位应该与鉴相器输入2的相同。由于鉴相器输入2的时钟是VCO经8分频得到的。因此，VCO的输出频率为512KHz。 设置信号源输入，将单刀双掷开关S2上拨选择滤波法位同步提取电路，信号经一个窄带滤波器，滤出同步信号分量，通过门限判决和四分频后提取位同步信号。锁相法位同步提取，在接收端利用锁相环电路比较接收码元和本地产生的位同步信号的相位，并调整位同步信号的相位，最终获得准确的位同步信号。4位拨码开关设置BC