EDA实验_计数器设计.docVIP

XXXX大学计算机科学学院 实验/上机报告 课程名称：可编程逻辑系统设计 专业：计科06（硬件） 成绩： 指导教师： 姓名： 日期：2009/4/10 项目序号：exp4_0605020234 学号： 时间：星期五 项目名称：计数器设计 组号： 地点：研505 一、实验目的 1、通过4位同步加/减法计数器的设计，掌握同步时序控制的基本方法 2、掌握LPM参数化模块库中的功能块调用方法 二、实验环境 1、硬件：PC机、便携式EDA/SOPC/DSP实验系统； 2、软件：Quartus II 5.0； 三、实验内容 1、完成4位同步加/减法计数器设计并实现功能仿真 2、利用LPM参数化模块库中的组件设计8位同步加法计数器并实现功能仿真 3、设计一个1秒钟定时器，用以控制发光二极管闪烁 四、实验过程 设计思想： 计数器即实现计数功能的数字电路，通过累计输入脉冲个数，达到计数的目的。 对于四位的同步加/减法计数器共有24=16个输出状态，在设计时可以用一个向量进行定义。 另外，对于给定的加/减法计数器结构，可做如下描述：当计数器复位端（rst）为0时，计数器清零，否者，即处于置位端。此时，当时钟脉冲（clk）处于上升沿时，计数器受加减控制端（updn）控制，即当updn=1时，实现加法计数，否则减法计数。 定时器通常为减1计数，当程序进入运行状态后，定时器开始自动计数。