8051单片机中DPTR的扩展设计.docVIP

单片机的出现是计算机技术发展史上的一个里程碑，它使计算机从海量数值计算进入到控制领域。在单片机中，以8051系列最为经典，至今仍是最普及、 广泛使用的8位MCU架构。业界许多技术人员在其基础上不断进行性能扩展，使得8051系列芯片不断完善，从而形成一个庞大的体系。在传统的8051系 列单片机中，设置了一组双字节寄存器（数据指针DPTR），用于访问外接的64 KB数据存储器和I/O接口电路；但在现今的8051单片机应用中，特别是在嵌入式系统中，往往涉及大规模的数据转移操作，而传统8051的一组数据指针 使用起来则显得捉襟见肘，因此若在8051设计中将数据指针设计为两组或多组，则在执行大规模数据转移操作时会相当简便、迅速。在这种背景下，本文首先以 数据转移执行效率为衡量标准，分析了DPTR扩展的意义，并在Oregano公司的MCS8051核[1]上实现了DPTR扩展。 1? DPTR扩展意义 　　为描述8051中的DPTR扩展的意义，我们针对实现大规模数据转移，分别对DPTR扩展前后作了对比。为使对比更加清晰明了，提出了数据转移执行效率的概念。 　　数据转移执行效率v定义为进行单字节数据转移所耗费的机器周期数，即v nt。其中，n表示所转移数据字节数；t表示所耗费的机器周期，可设定其单位为字节/机器周期。 　　在未进行DPTR扩展的8051中，可通过设置地址缓冲区的方法来实现大规模的数据转移。具体的例程如下： 　　MOVPRE: MOV50H, #s_adrh MOV51H, #s_adrl MOV52H,#t_adrh MOV53H,#t_adrl MOVR2, #64　　REMOVE:MOV DPH, 50H MOV DPL, 51H MOVX A, @DPTR INC DPTR MOV 50H, DPH MOV 51H, DPL MOV DPH, 52H MOV DPL, 53H MOVX @DPTR,A INC DPTR MOV 52H, DPH MOV 53H, DPL DJNZ R2, REMOVE 　　在此例程中，50H、51H用于存放数据源地址s_adr s_adrh为高字节, s_adrl为低字节 ，52H、53H用于存放数据目的地址t_adr t_adrh为高字节, t_adrl为低字节 ，实现将源地址起始64字节数据转移至目的地址。在8051中，执行n字节数据移位操作耗费（14+28×n+2）个机器周期，数 据转移执行效率为v n/（14+28×n+2）。在本例程中，n为64，计算得出共需耗费1 808个机器周期，执行效率v约为0.035 4字节/机器周期，而且在此实现方法中需占用8051的4个片内存储器（RAM）单元。 　　如8051中拥有两组DPTR，并可通过特殊指令来实现DPTR选取。可设定SETDPTR0指令表示选取DPTR0，SETDPTR1指令表示选取DPTR1，#s_adr表示数据源地址，#t_adr表示数据目的地址，则程序可设计为： 　　MOVPRE: SETDPTR0 MOVDPTR,#s_adr SETDPTR1 MOV DPTR,#t_adr MOV R2,#64　　REMOVE2: SETDPTR0 MOVX A,@DPTR INC DPTR SETDPTR1 MOVX @DPTR,A INC DPTR DJNZ R2,REMOVE2 　　程序中， 对于特殊指令SETDPTR0和SETDPTR1，可通过设置特殊功能寄存器 SFR 以表示DPTR状态，并对此SFR进行操作，以实现DPTR选取。 因此DPTR选取指令可由3字节指令实现，则在两组DPTR情况下执行大规模数据转移需耗费（14+12×n+2）个机器周期，数据转移执行效率为 v n/（14+12×n+2 。在本例程中，执行64字节数据转移需耗费784个机器周期，执行效率约为0.085 64字节/机器周期。 　　通过以上对比发现，拥用两组DPTR的8051比传统8051在大规模数据传输时的数据转移执行效率比为（14+28×n+2）/（14+12×n+2）。由图1可知，随着所转移数据量的不断加大，即n值增大时，执行效率比也不断增大，且最后趋近于2.33。 图1? 数据转移执行效率对比图 　　经过以上分析得出：在8051中设置两组DPTR将会使其在数据转移执行效率上有很大提高。从资源占用方面考虑，使用扩展DPTR的方式来实现 数据转移，仅需在8051中添加一个SFR，因此在8051中实现DPTR扩展，可在资源占用很少的条件下，明显加快数据转移速率。这对于在嵌入式系统应 用中，进行大规模数据转移意义重大。 2? 具体设计实现 　　在8051中对DPTR实现扩展，首先需要对DPTR的相关指令进行分析，再确定对其进行扩展会影响到哪些指令