- 2
- 0
- 约1.66万字
- 约 26页
- 2016-04-14 发布于湖北
- 举报
目 录
1 引 言 1
1.1 设计的目的 1
1.2 设计的基本内容 1
2 EDA、VHDL简介 2
2.1 EDA技术 2
2.2 硬件描述语言——VHDL 2
3 设计规划过程 4
3.1智力竞赛抢答器的组成原理 4
3.2 抢答器模块的设计 5
4 结束语 13
致 谢 14
参考文献 15
附 件 16
1 引 言
, 都会举办各种各样的智力竞赛, 都会用到抢答器。目前市场上已有各种各样的智力竞赛抢答器, 但绝大多数是早期设计的, 以模拟电路、数字电路或者模拟电路与数字电路相结合的产品。这部分抢答器已相当成熟, 但功能越多的电路相对来说就越复杂, 且成本偏高, 故障高, 显示方式简单( 有的甚至没有显示电路) , 无法判断提前抢按按钮的行为, 不便于电路升级换代。本设计就是基于VHDL设计的一个智力竞赛抢答器尽量使竞赛真正达到公正、公平、公开。
1.1 设计的目的
本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上,EDA技术,了解并掌握VHDL硬件描述语言的设计方法和思想,通过学习的VHDL语言结合电子电路的设计知识理论联系实际,掌握所学的课程知识,学习VHDL基本单元电路的综合设计应用。通过对的设计,巩固和综合运用所学课程,理论联系实际,提高设计能力,提高分析、解决计算机技术实际问题的独立工作能力。通过课程设计深入理解VHD语言的精髓,达到课
原创力文档

文档评论(0)