VHDL期末复习资料.docVIP

一、填空题（根据题意，将下列各题的正确答案填写在对应小题内的“ ”处，每空1.5分，） 1． 基于EDA技术的电子系统设计采用的是的方法。时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为 。图形文件设计结束后一定要通过 ，检查设计文件是否正确。一个实用的vhdl程序一般由 、 和 组成实体的端口定义包括 、 和 。VHDL的操作符包括 、 、 和 四类。在VHDL中，标准逻辑数据有 种逻辑值。在一个实体的端口方向说明时，输入使用in表示，那么结构体内部不能再使用的输出是用 表示；双向端口是用 表示；结构体内部可再次使用的输出是用 表示。VHDL的标识符名必须以 ，后跟若干字母、数字或单个下划线构成，但最后不能为 。 10. vhdl的数据对象包括 、 、 、 和 它们用来存放各种类型数据。在VHDL的端口声明语句中，端口方向包括 、 、 和 。进程process在仿真运行中，只能处于 和 两种状态VHDL的结构体用来描述实体的 和 ，它由VHDL语句构成，是外界看不到的部分。它是设计实体对外的一个通信界面，是外界可以看到的部分在VHDL中最常用的库是 标准库，最常用的数据包是 数据包。. 一个的VHDL语言程序通常包含 、 、 和 。 19. 和 是设计实体的基本组成部分，它们可以构成最基本的VHDL程序。 和 。根据VHDL语法规则，在VHDL程序中使用的文字、数据对象、数据类型都需要 。逻辑综合中，信号赋值符号是 ，变量的赋值符号在VHDL中，的数据传输是立即发生的，不存在任何延时的行为。 进程process后面括号里面的称为 。 设D0为0, D1为1, D2为1, D3为0, D D0 D3 D2的运算结果是 。一般将一个完整的VHDL程序称为33．EDA设计输入主要包括、和。1．下列那个流程是正确的基于EDA软件的FPGA / CPLD设计流程： 。 A. 原理图/HDL文本输入→功能仿真→综合→适配→编程下载→硬件测试 B. 原理图/HDL文本输入→适配→综合→功能仿真→编程下载→硬件测试 C. 原理图/HDL文本输入→功能仿真→综合→编程下载→→适配硬件测试 D. 原理图/HDL文本输入→功能仿真→适配→编程下载→综合→硬件测试下面既是并行语句又是串行语句的是 。 A.变量赋值??? B.信号赋值????? C.PROCESS语句??? D.WHEN…ELSE语句 ．对于信号和变量的说法，哪一个是不正确的： 。 A. 信号在整个结构体内的任何地方都能适用 B. 变量的赋值是立即完成的 C. 信号用于作为进程中局部数据存储单元 D. 变量和信号的赋值符号不一样 。 A. IF语句 B. LOOP语句 C. PROCESS语句 D. CASE语句 5. 在EDA工具中，能将硬件描述语言转换为硬件电路的重要工具软件称为 。 A. 仿真器 B. 综合器 C. 适配器 D. 下载器. 1987标准的VHDL语言对大小写是 。 A. 敏感的 B. 只能用小写 C. 只能用大写 D. 不敏感 7. 在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量 事先声明