4位阵列乘法器.docVIP

目录 一、设计题目 2 二、设计目的 2 三、设计过程 2 3.1设计原理 2 3.2器件选择 3 3.3逻辑原理 3 3.4阵列乘法器的逻辑原理 4 3.5 时序图 4 四、设计心得 5 五、参考文献 6 4位阵列乘法器 一、设计题目 4位阵列乘法器 二、设计目的 计算机组成原理是计算机专业的核心专业基础课。课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。 同时也巩固了我们对课本知识的掌握，加深了对知识的理解。在设计中我们发现问题，分析问题，到最终的解决问题。凝聚了我们对问题的思考，充分的锻炼了我们的动手能力、团队合作能力、分析解决问题的能力。 三、设计过程 3.1设计原理 阵列乘法器是类似于人工计算（如图1.1所示）的方法，乘数与被乘数都是二进制数。所以可以通过乘数从最后一位起一个一个和被乘数相与，自第二位起要依次向左移一位，形成一个阵列的形式。这就可将其看成一个全加的过程，将乘数某位与被乘数某位与完的结果加上乘数某位的下一位与被乘数某位的下一位与完的结果再加上前一列的进位进而得出每一位的结果。 一个阵列乘法器要完成X．Y乘法运算(X=X4X3X2X1,Y=Y4Y3Y2Y1)。阵列的 每一行送入乘数Y的每一位数位，而各行错开形成的每一斜列则送入被乘数的每一数位。阵列乘法器是由十六个模块组成，每一个模块构包括一个与门和一位全加器。 1 0 1 1 × 1 1 0 1 ________________ 0 1 1 0 0 0 1 0 1 1 1 0 1 1 ___________________________ 1 0 0 0 1 1 1 1 图1人工计算乘法示例 3.2器件选择 由于硬件环境基于QUARTUS Ⅱ的环境下实现的，采用芯片74283,与门完成4位阵列乘法器。（如下图2） 器件74283为加法器 图2 4位阵列乘法器所使用芯片 3.3逻辑原理 由小器件单元模块到最终阵列乘法器大模块的实现，功能图及原理图。 总逻辑电路： 图 3 3.4阵列乘法器的逻辑原理 阵列乘法器的原理，设X1，X2，X3，X4，Y1，Y2，Y3，Y4为阵列乘法器的输入端，Z1~Z8为阵列乘法器的输出端，该逻辑框图完成的功能实现两个二进制既F（X）*F(Y）的乘法运算，其运算结果为F（Z）.( 其中F( X)=X1X2X3X4，F(Y)=Y1Y2Y3Y4),F(Z)=Z1Z2Z3Z4Z5Z6Z7Z8而且输入和输出结果均用二进制表示)，，乘法运算可分解为移位和相加两种子运算，而且是多种相加运算，所以是一个累加的过程。实现这一累加过程的方法是，把每次相加的结果用部分积P表示，若B中某一位iB=1，则部分积P右移1位后与A相加；若B中某一位iB=0，则部分积P右移1位后与0相加。通过四次移位和累加，最后得到的部分积就是A与B的乘积。 3.5 时序图（图 4） 图 4 图中分别对应被乘数A0，A1,A2,A3,乘数B0，B1，B2，B3，积为Z0，Z1，Z2，Z3，Z4，Z5，Z6，Z7 例子1、 A:1011， B:1111， 则Z 例子2、 A:1010， B:1001， 则Z例子3、 A:1011， B:1011， 则Z例子4、 A:1001， B:1100， 则Z 四、设计心得 紧张的计组终于接近尾声，通过这一周的学习我感觉有很大的收获，我把相对多的精力放在环境设置和原理应用上。对我们言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。这次实习必将成为我人生旅途上一个非常美好的回忆！ 通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。 在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知