第2章逻辑门电路解析：.pptVIP

2.1.2 正逻辑与负逻辑 2.1.3 逻辑门电路的组成、特性和分类 §2.2 逻辑门电路介绍 1. 与门(与运算、逻辑乘) (And gate) 2. 或门 ( 或运算、逻辑加 ) (Or gate) 3．非门 ( 非运算、逻辑反 ) (Not gate) 2.2.2 复合逻辑门 2. 或非门(NOR gate) 3. 与或非门 4. 异或门(exclusive-OR gate) 5. 同或门(exclusive-NOR gate) 6、逻辑“门”的概念 §2.3 TTL集成门电路 1.工作原理 2. 电压传输特性 3. 开门电平、关门电平和输入端噪声容限 (3)、噪声容限 2.3.3 TTL与非门的电气特性 2. TTL与非门的输入伏安特性 高电平输入电流 3. TTL与非门的输出特性 ⑵ 拉电流负载 (高电平输出) ⑶ 带负载能力 4. TTL传输延迟 2.3.4 其它逻辑功能的TTL门电路 2、或非门 3、与或非门 4. 异或门 5. 集电极开路的门电路(OC门) (3)、OC门的应用 三态门（TSL门） 2.3.5 TTL电路的改进 2、抗饱和TTL电路 §2.4 MOS门电路 2. NMOS与非门 3. NMOS或非门 (四) NMOS与或非门 2.4.2 CMOS电路 2. CMOS与非门 3. CMOS或非门 4. 漏极开路 CMOS 门和 CMOS 三态门 5. CMOS传输门 2.4.3 CMOS 电路特点 如图所示，当A=0时，F=1；当A=1时，F=0 由前面三种基本运算可组合成复杂的逻辑。 有一个乐队，由三人组成，称为与非门乐队。与”代表融和，“非”代表独特，“门”代表豁达。 / 这种复合门的情况很多，仅举一例 当A ? B时F=1；当A=B时F=0 (1)、与非门电路 (2)、符号 国标 惯用 当VT5导通时，输出为低电平。 当VT5截至时，输出为高阻态。 线与 将两个输入端接在 一起实现“与” LED显示驱动 低阻态：输出为0 或者 1 高阻态：第三态，输出断开 当 EN = 1 时，输出低阻态 当 EN = 0时，输出高阻态 在高阻态时，VT4、VT5 同时截止。 TSL 门用于将输出端接到公共信号线上。 1、增加VT3和 VT6管 无论 VT2 导通或截止，VT3 都导通。 VT2 导通，则 VT4 截止 VT2 截止，则VT4导通 VT4 不会饱和，工作速度加快。 VT6 加速 VT5 的截止和导通 在三极管基极和集电极间加一个肖特基(Schottky)势垒二极管。 肖特基(Schottky)势垒二极管的特点: 正向压降约0.3V 开关速度比普通二极管高 1 万倍。 当SBD导通时，三极管集电极电位比基极电位低0.3V，则集电极与发射机间的电压约为0.4V。三极管不会深度饱和。则工作速度加快。 1. NMOS反相器(非门) VT1：负载管，总是导通。 VT2：驱动管 当A=0时(输入低电平)，VT2截止。输出高电平VOH = ED–VT1。 当A=1时(输入高电平) ，VT2导通。输出低电平VOL= 0.1~1V。 VT1 的导通电阻是VT2的 10~100 倍，因此当两管同时导通是输出电压较低。 2.4.1 NMOS门电路 驱动管串联 驱动管串联管数过多时，会使输出低电平升高。 驱动管并联 驱动管并联、串联 1. CMOS非门 当 ui = 0时，（输入低电平），VTN 截止，VTP 导通，uO= ED（输出高电平）。 当 ui = ED时，（输入高电平），VTN导通，VTP截止，uO=0（输出低电平）。 CMOS与非门 CMOS或非门 (1) 漏极开路CMOS门 将CMOS非门的VTP去掉，只剩一个VTN。 (2) CMOS 三态门 电路 符号 CMOS传输门可以作为双向模拟开关 1. 功耗：静态功耗非常小，功耗随工作频率增加而增大。当工作频率f=1MHz时，CMOS的功耗与TTL门的相当。 2. 电源电压范围大：3~18V 3. 输入阻抗高：扇出系数大 2.4.4 CMOS 电路使用注意事项 1. 注意静电防护 2. 输入端不能悬空 3. 输出端不允许接ED或地，除漏极开路门和三态门外，输出端不能相互连接。 具有基本逻辑功能的电子电路称为逻辑电路门电路，是构成数字电路系统的基本单元。 VT1为双发射机三极管，有三个PN结。 低电平1.4V 高电平1.4V 在两输入端中，使一端接高电位，则与非门变为非门。这里讨论非门的电压传输特性。 标准低电平和标准高电平对输入和输出是统一的。 定义条件