第六章存储器系统解析：.pptVIP

第六章 存储器 基本原理： 使用Cache改善系统性能的依据： 程序访问的局部性原理 Cache中按页保存主存中相应的内容，其访问、改写有不同的方式，由硬件完成。 三、Cache的数据更新策略 在Cache中，选择置换策略追求的目标是获得最高的命中率。目前使用的策略有先进先出（FIFO）策略和最近最少使用（LRU）策略。 FIFO 策略选择最早装入高速缓存的页作为被置换的页。 LRU 策略选择CPU最近最少访问的页作为被替换的页。 Intel 公司的80486微处理器的片内Cache一般在1~16KB之间。有些具有RISC结构的微处理器片内Cache已达32KB。有的微机了为提高性能，除了片内Cache之处，还增设一个片外的二级Cache，其容量一般在256KB以上。 作业： P231 1 （1），（2），（4） 2 （1），（2），（4） 3 * 线选译码示例 A14 A12～A0 A13 (1) 2764 (2) 2764 CE CE A19 ~ A15 A14 A13 A12 ~ A0 一个可用地址 1 2 ××××× ××××× 1 0 0 1 全0 ~ 全1 全0 ~ 全1 04000H ~ 05FFFH 02000H ~ 03FFFH 切记： A14 A13＝00的情况不能出现 00000H～01FFFH的地址不可使用 片选端译码小结 存储芯片的片选控制端可以被看作是一根最高位地址线 在系统中，主要与地址发生联系：包括地址空间的选择（例如接系统的IO/M*信号）和高位地址的译码选择（与系统的高位地址线相关联） 对一些存储芯片通过片选无效可关闭内部的输出驱动机制，起到降低功耗的作用 4. 存储芯片的读写控制 芯片OE*与系统的读命令线相连 当芯片被选中、且读命令有效时， 存储芯片将开放并驱动数据到总线 芯片WE*与系统的写命令线相连 当芯片被选中、且写命令有效时， 允许总线数据写入存储芯片 二、 应用举例 SRAM使用举例 用4个4K×8的芯片构成16K的SRAM子系统 数据驱动：OE A19－A14：模块选择 A13－A12：片选 A11－A0：片内地址 写信号进行读写控制 4片4K×8b的SRAM 作业：假设模块选择Y0，则存储器的地址范围是多少？ 三 存储芯片的扩展 位扩充（数据宽度的扩充） 当实际存储芯片每个单元的位数和系统需要内存单元字长不等时采用的方法。 字扩充（字节数的扩充） 当存储芯片上每个存储单元的字长已满足要求，但存储单元的个数不够，需要增加的是存储单元的数量，就称为字扩展。 字位扩充 需要同时进行位扩充和字扩充才能满足系统存储容量需求的方法称为字位扩充。 （字扩充） 片选端 D7～D0 A19～A10 A9～A0 A9～A0 D7～D0 CE 1K×8 （1） A9～A0 D7～D0 CE 译码器 0000000001 0000000000 1K×8 （2） 2114 （1） A9～A0 I/O4～I/O1 片选 D3～D0 D7～D4 A9～A0 2114 （2） A9～A0 I/O4～I/O1 CE CE 多个位扩充的存储芯片的数据线连接于系统数据总线的不同位 其它连接都一样 这些芯片应被看作是一个整体 常被称为“芯片组” 位扩充 连接举例 1、1KB RAM与CPU的连接 （1）计算出所需的芯片数。 （2）构成数据总线所需的位数和系统所需的容量。 （3）控制线，数据线，地址线对应相连。 用1024×1位的芯片组成1K RAM的方框图 用256×4位的芯片组成1K RAM的方框图 2、4KB RAM的连接 （1）计算出所需的芯片数 （2）构成数据总线所需的位数和系统所需的容量 （3）控制线，数据线，地址线的连接：有线选方式、局部译码选择方式和全局译码选择方式之分。 线选方式地址分布 A15 A14 A13 A12 A11 A10 地址分布 0 0 1 1 1 0 第一组： 3800H~3BFFH 0 0 1 1 0 1 第二组： 3400H~07FFH 0 0 1 0 1 1 第三组： 2C00H~2FFFH 0 0 0 1 1 1 第四组： 1C00H~1FFFH 用2114芯片组成4K RAM线选控制译码结构图 用2114芯片组成4K RAM局部译码结构图 用2114芯片组成4K RAM全局译码结构图 32K×8的SRAM芯片622