HM62812D系列RAM中文数据手册.docVIP

HM628128D 系列 1 M SRAM (128-kword × 8-bit) 日立公司 ADE-203-996 (Z)v Preliminary, Rev. 0.0 Jan. 20, 1999 说明 日立HM628128D 系列是1 M位静态RAM（ 131,072-kword × 8-bit）。HM628128D 系列实现了更高的密度更高的性能和低功耗，采用cmos工艺技术hm628128d系列提供低功率待机功耗它适用于电池备份系统它包了标准的32引脚塑料，标准的32引脚塑料和标准的32引脚塑料单电源电源 存取时间：55 ns/70 ns (max) 功率消耗 -----动态：30 mW/MHz (typ) -----静态： 10 μW (typ) 完全静态 -----没有时钟或时间要求 平等的访问和周期时间 常见数据输入和输出 直接TTL兼容所有的输入 -----2块芯片选择的电池备份 管脚排列图 块关系图 绝对最大额定值 电容量 (Ta = +25°C, f = 1 MHz) 直流操作条件 直流特性 交流特性 (Ta = –20 to +70°C, VCC = 5.0 V ± 10%, 除非另有说明.) 读周期 写周期 tCHZ、tOHZ和tWHZ被定义为其中产出实现开放电路条件并没有提到要输出电压等级的时间 此参数进行样不是 100%测试。 在任何给定的温度和电压条件，tHZ 最大值小于tLZ为给定设备和从设备到设备。 一个写操作期间发生重叠(tWP)低CS1、高CS2和低的。写入开始CS1走 低、CS2走高，或走低。写CS1去高、CS2走低，或走高。 tWP从开头写到写的结尾。 tCW的测量从CS1走低或CS2升高到写的结尾。 8. 在这段时间，i/o引脚输出状态如果CS1走低或CS2跟高同时要去低或，输出仍处于高阻抗状态Dou是这写周期写入数据的同一必须满足下面的等式，以避免数据总线争用的问题读周期 写周期（2） tWP ≥ tDW min + tWHZ max 低VCC数据保留特性(Ta = –20 to +70°C) 低VCC数据保留波形 低VCC数据保留波形 封装尺寸图 HM628128DLFP 系列(FP-32D) HM628128DLTS 系列 (TFP-32DC) HM628128DLT 系列 (TFP-32D) HM628128DLR 系列 (TFP-32DR) 注意事项 1.日立既不值得也不授予许可证的日立的任何权利或任何第三方的专利，版权、 商标、 或其他知识产权权利为本文档中包含的信息。日立与第三方的权利，包括可能出现的问题没有任何责任知识产权权利，使用此文件中所载的信息。 产品和产品规格可能如有更改，恕不另行通知。确认你的收到最新的产品标准或最终的设计、 采购或使用之前规格 日立使得每一次尝试确保其产品的高品质和可靠性。然而，与日立的销售办事处联系尤其高要求的应用程序在使用该产品之前质量和可靠性或地方及其失灵或故障可能会直接威胁到人类的生命或导致风险身体伤害，如航空航天、 航空、 核电、 燃烧控制、 运输、交通、 安全设备或医疗设备为生命支持 设计您的应用程序，使该产品用，特别是日立所保证的范围之内为最大额定值，操作电源电压范围、 热辐射特性、 安装条件和其他特性。日立故障或损坏，使用时没有任何责任之外的保障范围。甚至在保障范围之内，考虑通常可预见故障率或失败模式在半导体器件和雇用系统性措施如失败-保险箱，以便纳入日立产品的设备不会导致身体伤害、 火灾或其他由于日立产品操作的间接损害。 此产品不被设计为耐辐射。 任何人不得复制或重复的在任何形式的整个或无此文档的一部分日立的书面的批准。 与日立的销售办事处联系任何有关此文档或日立半导体的问题产品