计算机组成原理综合.docVIP

三．（12分）已知 x = - 0.01111 ，y = +0.11001， 求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补 ，x + y = ？ ，x – y = ？ 三．每一项得2分，共12分 [ x ]原 = 1.01111 [ x ]补 = 1.10001 [ -x ]补 = 0.01111 [ y ]原 = 0.11001 [ y ]补 = 0.11001 [ -y ]补 = 1.00111 [ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000 x + y = +0.01010 x-y运算结果发生溢出（双符号位不同） 四．（15分）图B1所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1 o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。 （1）“ADD R2 ，R0 ”指令完成（R0）＋（R2）→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并列出相应的微操作控制信号序列。 （2）若将“指令周期”缩短为一个CPU周期，请先画出修改数据通路，后画出指令周期流程图。 （3）在（2）的基础上，将“执行周期”也缩短为一个CPU周期，先修改运算器数据通路，后画出指令周期流程图。此时加法指令速度比（1）提高几倍？ 图B1 四．每小题5分，共15分 （1）流程图占3分，控制信号占2分； （2）缩短“取指周期”：数据通路占2分，流程图画对占3分； (2)改进方案：缩短“取指周期” （3）缩短“执行周期”：数据通路占2分，流程图2分，加法指令速度提高6/2=3倍占一分； （3）改进方案：缩短“执行周期” 五．（10分）画出PCI总线结构框图，说明HOST总线、PCI总线、LAGACY总线的功能。说明三种桥的功能。 PCI总线有三种桥，即HOST / PCI桥，PCI / PCI桥，PCI / LAGACY桥。 HOST总线：该总线又称CPU总线、系统总线、主存总线等，它不仅连接主存，还可以连接多个CPU PCI总线：连接各种高速的PCI设备。PCI设备可以是主设备也可以是从设备，或者兼而有之。系统中允许有多余的PCI总线。它们可以使用HOST桥与HOST桥总线相连，也可以使用PCI/PCI桥与已经同HOST桥连接的PCI总线相连。从而可扩充整个系统的PCI总线负载能力。 LAGACY总线：可以是ISA、EISA、MCA等性能较低的传统总线，以便充分利用市场上现有的适配器卡，支持中低速I/O设备。 pCI总线有三种桥，即HOST / PCI桥（简称HOST桥），PCI / PCI桥，PCI / LAGACY桥。在PCI总线体系结构中，桥起着重要作用： 它连接两条总线，使总线间相互通信。 桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。 利用桥可以实现总线间的猝发式传送。 六．（10分）参见图B2，这是一个二维中断系统，请问： 在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先级。 若CPU现执行设备C的中断服务程序，IM2 ,IM1 ,IM0的状态是什么？如果CPU的执行设备H的中断服务程序，IM2 ,IM1 ,IM0的状态又是什么？ 每一级的IM能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？ 若设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？ 图B2 六．每小题占2.5分，共10分 在中断情况下，CPU的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU 执行设备C的中断服务程序时IM2IM1IM0=111；执行设备H的中断服务程序时IM2IM1IM0=001。 每一级的IM标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清“0”，它禁止设备发出