341PPT(全加器).pptVIP

GW48-PK系列实验电路结构图NO.4 GW48-PK系列实验电路结构图NO.5 GW48-PK系列实验电路结构图NO.6 GW48-PK系列实验电路结构图NO.7 GW48-PK系列实验电路结构图NO.8 GW48-PK系列实验电路结构图NO.9 5. 根据化简后的逻辑表达式画出电路原理图（由集成电路搭建） 用于较小的电子系统 （1）自下而上（Bottom Up）的设计方法：详细编制技术规格书，画出系统控制流图；对系统功能进行细化，合理划分功能模块，画出系统功能框图；进行各功能模块的细化和电路设计、调试；将各功能模块的硬件电路（即电路板）连接起来进行系统调试。 （3）采用搭积木式的方式设计 通用型器件 + 一些外围电路?功能模块?系统 构成系统的“积木块”是各种标准芯片，如74/54系列（TTL）、4000/4500系列（CMOS）芯片。 容易出错：由于采用的是通用型逻辑器件，其引脚定义是固定的，所以在绘制电路原理图时一定要小心，要严格对照引脚定义进行连线，不能有一丝一毫的错误。比如，如果把电源连到接地引脚上去了，就会造成芯片被烧毁，甚至整个电路板被烧毁！另外在贴PCB图时也很难避免不出错！很有可能连错线，或是漏掉连线，等等。 设计灵活性差：构成系统的积木块是各种标准芯片，功能固定、引脚定义固定，只能利用现有的器件搭建电路。如果市场上买不到需要的器件，就无法实现系统的功能。 PLD和EDA技术的出现改变了传统的设计思路，使人们可以通过设计芯片来完成各种不同的功能。——采用PLD，利用EDA开发工具，通过定义器件内部的逻辑和输入、输出引脚来实现系统功能，将原来由电路板设计完成的大部分工作放在芯片设计中进行。 PLD(可编程逻辑器件) ：其逻辑功能和引脚都可由用户自行定义。 PLD的开发借助于EDA工具来完成。 电路板的设计也借助于EDA工具来完成。 设计周期短、成功率很高：验证是在设计的早期进行的，可以根据验证结果随时修改设计，因此大大缩短了设计周期，而且成功率很高，极大地缩短了产品面市的时间。 产品体积小：主要功能在一片PLD中实现！ 用硬件描述语言编写的源程序作为归档文件有很多好处：其一是资料量小，便于保存。 其二是继承性好。其三是阅读方便。 用硬件描述语言设计电路， 并不要求设计者十分清楚电路内部（即底层）的逻辑连接关系，只需知道输入与输出的关系或时序电路的状态转移情况即可。 即用软件来实现硬件的功能。 其应用范畴几乎涵盖了电子电路设计的各个领域。 IC Layout Design（Physical Design） PLD设计 电路设计：低频电路、高频电路、线性电路、非线性电路、模拟电路、数字电路 PCB板设计 本课程主要学习如何利用EDA技术来进行PLD(可编程逻辑器件）设计，包括SOPC （可编程片上系统）开发。 “呀，毕业设计和冯如杯正好能用得上哎！”：有一些同学在学习了EDA后，把它灵活应用在毕业设计或冯如杯竞赛项目中，感到很得心应手。 “原来在一个芯片里就可以设计一个完整的计算机系统呀！”：有余力的同学可以进一步学习SOPC系统的设计，这样在一个芯片里就可以实现一个完整的计算机系统或嵌入式系统。 * Quartus Ⅱ是一个完全集成化的PLD设计工具，同时还支持SOPC设计开发。 选择菜单File-Save As命令，将已设计好的原理图文件取名并存盘在已为此项目建立的文件夹内。 QuartusⅡ设计流程 设计半加器 QuartusⅡ设计流程  将设计项目设置成可调用的元件 QuartusⅡ设计流程  设计全加器顶层文件 3．设计编译 ①编译设置：利用Quartus II提供的编译设置指南可以帮助我们很容易的进行一个项目的编译设置。在主菜单中选择Assignments/Compiler Settings Wizard选项，将弹出一个对话框，要求输入指定的编译实体模块和设定名字。 ②编译设置好后，在主菜单中选择Processing/Start Compilation 对所设置的项目进行编译。 ③阅读编译报告：编译后自动生成的编译报告如图所示，它包含了怎样将一个设计放到一个器件中的所有信息。有器件使用统计，编译设置情况，底层显示，器件资源利用率，状态机的实现，方程式，延时分析结果，CPU使用资源。  QuartusⅡ设计流程 QuartusⅡ设计流程 QuartusⅡ设计流程 编译报告: 4．设计仿真 QuartusII支持多种仿真输入方法，它支持波形方式输入，如：向量波形文件（.vwf）、向量文件（.vec）、列表文件（.tbl），也支持Testbench如：Tcl/TK脚本文件，同时也