数字电路逻辑设计 第6章1、2 时序逻辑电路.pptVIP

第6章 时序逻辑电路 一、分析一个简单的时序逻辑电路①组成：由两部分组成 一部分是组合电路：3个与非门构成 一部分是存储电路：由T触发器构成  1、时序逻辑电路包含组合电路和存储电路两部分。 2、组合电路至少有一个输出反馈到存储电路的输入端，存储电路的状态（Q，Q）至少有一个作为电路的输入，与其他输入信号（X）共同决定电路输出。 时序逻辑电路的结构框图 逻辑关系方程： 三、时序逻辑电路的分类 2、从输出信号的特点分： 例1 分析下图所示同步时序逻辑电路（书上P.181图） 二、同步时序逻辑电路的分析举例 4.列出其状态转换表，画出状态转换图和波形图。 状态图 5. 确定逻辑功能 2、 异步计数器的分析： 四、 寄存器，移位寄存器 作用：寄存器是数字系统中用来存储代码或数据的逻辑部件； 功能：保存数码－接收、寄存、清除；读出数码； 实现：主体是触发器且以D触发器居多。 一个触发器只能存储1位二进制代码，存储 n 位二进制代码的寄存器需要用 n 个触发器组成，所以寄存器实际上是若干触发器的集合。 按功能划分，寄存器可分为： 数码寄存器 移位寄存器 在存数指令的作用下，将输入信号的数码DI存入到D触发器中。 寄存器只用来存放数码，一般仅具有接收数码，保持并清除原有数码等功能，电路结构和工作原理都比较简单。 一个多位的数码寄存器，可以看作是多个触发器的并行使用。 移位寄存器的应用: a 、串行转换成并行 （5单位信息的串—并转换电路） 组成： 5位右移移位寄存器、 5个与门组成的并行读出电路 5单位信息：是由5位二进制数码组成一个 信息的代码。 74LS194的功能表 1D CI DI 存数指令 Q Q 1 、 数码寄存器 数码寄存器是能够存放二进制数码的电路。由于触发器具有记忆功能，因此可以作为数码寄存器。 由D触发器实现寄存一位数码的寄存单元如下图。 工作原理： 若DI=0，在存数指令的作用下，Qn+1 =0； 若DI=1，在存数指令的作用下，Qn+1=1。 §6.2 §6.2 1 、 数码寄存器 4位数码寄存器 在CP的上升沿，将输入并行四位数码D1 D2 D3 D4存入到4级D触发器中。 §6.2 2、移位寄存器 移位寄存器是一个同步时序电路。除具有存放数 码的功能外，还具有将数码移位的功能，即在时钟CP 作用下，能够把寄存器中存放的数码依次左移或右移。 §6.2 ⑴ 4位左移的移位寄存器 由图可见：Q1n+1=VI， Q2n+1=Q1n Q3n+1=Q2n，Q4n+1=Q3n 1D 4 CI 1D 4 CI 1D 4 CI 1D 4 CI Q4 Q3 Q2 Q1 输入 VI CP 实现了数码在移存脉冲作用下，向左依位移存。 同理可构成右移移位寄存器。 1011 1 1 1 1 0 0 1 0 1 1 §6.2 4位右移移位寄存器 在CP的上升沿，将数据向右移位。 §6.2 ⑵ 双向移位寄存器 同时具有左移和右移的功能，是左移还是右移 取决于存控制信号M。 如图所示 由图可写出各级D触发器的状态转移方程： Q4n+1=AM+MQ3n 其中，A为右移输入数码 Q3n+1=MQ4n+MQ2n B为左移输入数码 Q2n+1=MQ3n+MQ1n Q1n+1=MQ2n+MB §6.2 当M=1时， Q4n+1=A Q3n+1=Q4n Q2n+1=Q3n Q1n+1=Q2n