系列GigEVision核设计注意事项.docVIP

系列GigE Vision核设计注意事项 文档修订 X1.0.2,术语和缩写 AOI 关注领域. DDR 双速率接口.在时钟的上沿和下沿信号可能改变状态. EPC 来自Xilinx Platform Studio外部属性控制核.它提供同步模式接口连接用户属性到CPU系统总线. GVCP GigE Vision控制协议.见GigE Vision特性描述. GVSP GigE Vision流协议.见GigE Vision特性描述. SDR 单速率接口.在时钟的上沿或下沿信号可能改变状态,但不是两者都改变. SHA 安全哈希算法. SDRAM 在此文档中总是意味着SDR同步动态RAM,除非明确表述DDR或DR2. XST XILINX综合工具.由XILINX公司提供的综合工具. 描述 GigE Vision IP核系列允许系统集成者去建立最小投入的GigE Vision装置.这个核实现GigE Vision性能且用户可以仅关注其特定特点. 为使这套核恰当地运行要求一些特定的外部器件.这个设计注意事项讨论这些附加要求的器件. 样版GigE Vision系统 图1显示建立GigE Vision核样版系统和一些附加模块的方框图.关联显示要求的外部器件连接. 方框图显示扩展系统使用核GigE Vision规范外扩展功能的高级特性.标准GigE Vision装置没有使用数据流的接收器功能. 外部器件 如上所述,为使核合适的运行,需要特定的外部器件.这些器件主要是由各种存贮器组成. 器件的描述 SDRAM SDRAM是用于图像帧缓存器.标准节省帧缓存器大小设计在8或32MB的16位宽SDRAM. 对于XILINX多口存贮器控制器存在用户个性接口模块的扩展版本帖缓存器.这种变化的讨论在下面的章节描述. SPI FLASH SPI FLASH存贮器是用于存贮FPGA的位流,CPU固件和装置的XML文件描述.默认使用64Mb.最小要求是32Mb.测试和推荐INTEL S33或 STM M25P串行FLASH存贮器. I2C EEPROM I2C串行EEPROM是要求非挥发存贮GigE Vision规范所要求的参数.核期望最少64Kb.当核产生16位地址时,它可能使用的密度为64Kb到512Kb.测试和推荐是M24C64. DS28CN1 来自Maxim的DS28CN1器件是一个集成SHA-1引擎I2C EEPROM.它用于IP核的身份验证和解锁. CPU RAM 对于CPU的运行要求最少256KB的外部RAM.整个CPU子系统是在Xilinx Platform Studio中建立的.这意味着可用由XPS支持的任何外部RAM器件.在这个参考设计中使用简单的8位宽4MB SDRAM器件,因为与快速DDR/DDR2存贮控制器相比,它耗费的FPGA最少. 对于CPU RAM可能使用XILINX多口存贮控制器并且与使用这个控制器的图象帧缓存器共享.这种选择下面讨论. GMII MAC提供FPGA与物理以太网链接之间的接口.这个参考设计与我们的标准产品一样使用GMII去连接到PHY.这个接口支持几乎所有可用的1000BASET PHY.市场上可用PHY器件的差别是访问扩展和状态寄存器的方法.验证过和推荐的PHY器件是Broadcom BCM5461. 总结 所要求的外部器件总结在表1中.使用在用户设计中的这些器件,除CPU RAM外,应该是完全兼容. 表1中的器件在基于整套GigE Vision核的几个设计中完全测试过.尽管其他组件可能会工作,他们没有被评估. 1.这个参考设计使用8数据线没有连接的16位宽SDRAM. 2.这个PHY器件没有如Broadcom那样广泛测试过.GigE Vision参考设计仅官方支持BCM5461. 3.这个器件仅测试过GMII接口. MPMC选择 图2显示围绕MPMC建立的GigE Vision样版方框图. 与图1比较,基于系统的MPMC使用了单一公共RAM子系统.对于数据通道和CPU没有单独的存贮器. MPMC特性 区别于GigE Vision系统的简单参考设计.这两种解决方案有它自己的优缺点.从基于系统的MPMC角度讨论在下面. 优点 MPMC系统在两个专门的RAM解决方案有主要两个优点: 整个系统单一公共存贮器-在印制板上没有必要配置和程序两个存贮器件. 独立的RAM技术-依赖存贮控制器部分技术是在XILINX MPMC中实现.帧缓冲器核驻留在同一个SDRAM/DDR/DDR2芯片/模块中. 缺点 除了明确的优势,实际上MPMC解决方案有自身的缺点: 外部存贮器数据宽度-因为所有系统组件共享存贮器宽度,必须提供足够的宽带.最容易方法是增加外部存贮器数据总线宽度到32或64位. 对于FPGA资源的消