数字逻辑实验报告7.docVIP

实验七 8位移位寄存器电路设计 班级 姓名 学号 指导老师 实验目的 熟悉QuartusⅡ仿真软件的基本操作，并用VHDL/Verilog语言设计一个8位移位寄存器。 二、实验内容 1、熟悉软件的基本操作，了解各种设计方法（原理图设计、文本设计、波形设计） 用VHDL语言设计 功能表 clrn clk s1_s0 sl_sr 作用 0 X XX XX 清零 1 ↑ 11 XX 并行置数 1 ↑ 01 X1 右移补1 1 ↑ 01 X0 右移补0 1 ↑ 10 1X 左移补1 1 ↑ 10 0X 左移补0 1 ↑ 00 XX 保持 其他 保持 清零端clrn 低电平有效。 四、实验方法与步骤 实验方法： 采用基于FPGA进行数字逻辑电路设计的方法。 采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。 实验步骤： 编写源代码。打开QuartusⅡ软件平台，点击File中得New Project新建工程，将工程名称建得跟文件夹名称一样。在File 中New建立一个VHDL文件。VHDL语言设计如下： 点击File/Save as以“.vhd”为扩展名存盘文件，命名为“ex.vhd”,保存时勾选“Add file to current file”选项。点击“processing”选