数字逻辑电路课程设计__数字钟1.docVIP

数字逻辑课程设计 姓名: 学号: 班级：计102 指导老师: 2012-05-20 数字钟 简要说明 数字钟是由振荡器、分频器、计秒电路、计分电路、计时电路组成。计时有24h和12h两种。当接通电源或数字钟走时出现误差，都需要对数字钟作手动时分秒时间校正。 一。任务与要求 设计任务：设计一个具有整点报时功能的数字钟 要求： 1、设计一个有“时”、“分”、“秒”（11小时59分59秒）显示且有校时功能的数字钟。 2、有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间。3、计时过程具有整点报时功能，当时间到达整点前10秒进行报时。4、用中小规模集成电路组成数字钟，并在实验箱上进行组装、调试。 5、画出框图和逻辑电路图。 功能： 1、计时功能： 要求准确计时，以数字形式显示时、分、秒的时间。小时的计时要求为“12翻1”。 2、校时功能： 当数字钟接通电源或者计时出现误差时，需要校正时间（简称校时）。校时是数字钟应具备的基本功能，一般电子手表都具有时、分、秒等校时功能。为使电路简单，这里只进行分和小时的校时。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校时”两种。“快校时”是通过开关控制，使计数器对1Hz的校时脉冲计数 。“慢校时”是用手动产生单脉冲作校时脉冲。 3、仿广播电台整点报时： 每当数字钟计时快要到整点时发出声响；通常按照4低音1高音的顺序发出间断声响；以最后一声高音结束的时刻为整点时刻。二、设计方案 电路组成框图： 图1 数字钟电路组成框图 数字钟电路是一个典型的数字电路系统，其由时、分、秒计数器以及校时和显示电路组成。其主要功能为计时、校时和报时。利用60进制和12进制递增计数器子电路构成数字钟系统，由2个60进制同步递增计数器完成秒、分计数，由12进制同步递增计数器完成小时计数。秒、分、时之间采用同步级联的方式。开关S1和S2分别是控制分和时的校时。报时功能在此简化为小灯的闪烁，分别在59分51秒、53秒、55秒、57秒及59秒时闪烁，持续的时间为1秒。 三、设计和实现过程 各元件功能 74LS160：可预置BCD异步清除器，具有清零与置数功能的十进制递增计数器。 74LS00：二输入端四与非门 74LS04：六反相器 74LS08：二输入端四与门 74LS20：四输入端双与非门 各部分电路的设计过程 （1）时分秒计数器的设计 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。 秒/分钟显示电路 ：由于秒钟与分钟的都是为60进制的，所以它们的电路大体上是一样的，都是由一个10进制计数器和一个6进制计数器组成；有所不同的是分钟显示电路中的10进制计数器的ENP和ENT引脚是由秒钟显示电路的进位信号控制的。 分和秒计数器都是模M=60的计数器，其计数规律为00—01—…—58—59—00… 。可选两片74LS160设计较为简单。 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。可选两片74LS160设计。 图 2 60进制同步递增计数器 图3 12进制同步递增计数器 （2） 校时电路的设计 S1为校“分”用的控制开关，S2为校“时”用的控制开关。校时脉冲采用1Hz脉冲，当S1或S2分别为“0”时可进行校时 。 分校时开关S1 分计数脉冲CP1 0 校时脉冲 1 秒进位脉冲 时校时开关S2 时计数脉冲CP2 0 校时脉冲 1 分进位脉冲 图 快校时电路 图4 校时电路 当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个