数字频率计设计大纲.docVIP

目录 摘 要 -- 第一章 引 言 - - 第二章 频率计总体方案设计 - - 2.1 方案比较 -- 2.2方案论证 - - 2.3方案选择 - - 第三章 系统硬件设计 - - 3.1 一般数字式频率计的原理 - - 3.2频率计方案的概述 - - 3.3 单片机 - - 3.3.1 89S51一般概述 - - 3.3.2引脚功能说明 - - 3.3.3 AT89S51原理图 如 图3.2 - - 3.4 分频电路 - - 3.5 显示电路 - 3.6硬件设计简介和系统整体原理图 - - 3.6.1 硬件设计简介 - - 3.6.2 系统整体原理图 - - 第四章 系统软件设计 - - 4.1 测频软件实现原理 - - 4.2软件流程图 - - 4.3 程序设计 - - 结束语 - - 1.结论 - - 2.致谢 - - 参考文献 - - 附录一 - - 摘 要 随着电子信息产业的不断发展，信号频率的测量在科技研究和实际应用中的作用日益重要。传统的频率计通常是用很多的逻辑电路和时序电路来实现的，这种电路一般运行较慢，而且测量频率的范围较小。考虑到上述问题，本论文设计一基于单片机设计频率计。首先，我们把待测信号经过放大整形，然后把信号送入单片机的定时计数器里进行计数，获的频率值，最后把测得的频率数值送入显示电路里进行显示。本文从频率计的原理出发，介绍了基于单片机的频率计的设计方案，选择了实现系统的各种电路元器件，并对硬件电路进行了仿真。 关键字：单片机；频率计；测量 第一章 引 言 数字频率计是计算机，通讯设备，音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号，方波信号以及其他各种单位时间变化的物理量。由于其使用十进制显示，测量迅速，精确度高，显示直观，所以经常要用到频率计。 数字频率计的设计原理实际上是测量单位时间内的周期数。这种方法免去了实测以前的预测，同时节省了划分频率的时间，克服了原来高频率采用测频模式而低频段采用测周期模式的测量方法存在换挡速度慢的缺点。通常情况下计算每秒内待测信号的脉冲个数，此时我们称闸门时间为1秒。闸门时间也可以大于或小于1秒。闸门时间越长，得到的频率值就越准确，但闸门时间越长则每测一次频率的时间隔就越长。闸门时间越短，测得频率值刷新据越快，但测得的频率精度就受影响。本论文的任务是设计一个基于单片机技术的数字频率计。主要介绍了整形电路、控制电路和显示电路的构成原理，以及其测频的基本方法。进行了相应的硬软件设计。 第二章 频率计总体方案设计 2.1 方案比较 2.2方案论证 2.3方案选择 第三章 系统硬件设计 3.1 一般数字式频率计的原理 3.2频率计方案的概述 3.3 单片机 3.3.1 89S52一般概述 3.3.2引脚功能说明 3.4 分频电路 3.5 显示电路 3.6硬件设计简介和系统整体原理图 3.6.1 硬件设计简介 3.6.2 系统整体原理图 详见附录一 第四章 系统软件设计 4.1 测频软件实现原理 4.2软件流程图 4.3 程序设计 结束语 1.结论 2.致谢 参考文献 [1] 李雷等编.《集成电路应用实验》.国防工业出版社2003 [2] 李雷等编.《电子技术应用实验教程》.电子科技大学出版社,2006 [3] 朱红等编.《电子技术综合实验》.电子科技大学出版社,2005 [4] 冯熙昌编.《电子电话机集成电路手册》.人民邮电出版社,1996 [5] 李华等编.《MCS-51 系列单片机实用接口技术》.北京航空航天大学出版社，1993 [6] 徐惠民，《安德宁等编.单片微型计算机原理接口及应用》.北京邮电大学出版社,2000 附录一 整体系统原理图 采用单片机设计频率计 - 2 - - 3 -