数电时序逻辑电路计科教案解析.ppt

作者：北京化工大学杨丽华 6 时序逻辑电路 6.1 时序逻辑电路的基本概念 三、时序电路功能的描述方法 3、状态图： 描述次态/输出与现态/输入之间关系的图形。 6.2 同步时序逻辑电路的分析 2)将驱动方程代入触发器的特性方程求次态方程 4)逻辑功能分析 例3： 例6.2.3 列状态表 画状态图 画时序图 例4： 两个触发器可以有四种状态 6.3异步时序逻辑电路的分析 不讲，有兴趣的可以自己看！ 一、数码寄存器 (2)74LS175寄存过程 (3)74LS175功能表 2、由JK触发器构成的单端并行输入、并行输出寄存器(实验) 此类触发器为双节拍工作方式！ 二、移位寄存器 输入为1101时的波形图 （2）由JK触发器构成的四位右移寄存器 2、用边沿D触发器组成的四位双向移位寄存器 双向移位原理 3、集成双向移位寄存器74LS194(实验) （3）集成双向移位寄存器74LS194管脚图  (寄存器实验用芯片) 本节要求 一、异步二进制加法计数器 异步二进制加法计数器的特点： 二、同步二进制计数器 三、非二进制计数器 异步十进制计数器74290功能表 四、用集成计数器构成任意进制计数器 ★ 1、MN时获得任意制进计数器的两种方法 (2)同步反馈预置数法（适用于有同步预置数功能的计数器）： 2、MN 的计数器构成方法 MN 的计数器构成举例 例2(课后6.4.17) 分析图示电路是几进制计数器。 例3 (课后6.4.18) 分析图示电路是几进制计数器。 例6.4.6 用74HCT390构成24进制计数器。 小结：用N进制计数器构成M进制计数器） 三、整体清零、置数法（ M N ) ： 6.5 同步时序逻辑电路的设计 画状态转换图的基本思想： 补充一个新概念 逻辑图（用2片74LS112和1片74LS08组成） 作业1： 扭环计数器 ※ ※ 但仍不能自启动！ 状态数增加1倍 结论：n位移位寄存器构成的扭环计数器可以得到含2n个有效状态的循环，状态利用率比环形计数器提高了一倍。并且，电路每一次状态转换时均只有一位触发器改变状态，因而，在状态译码时不会产生竞争-冒险现象。 CP Q3 为了能自启动，可对反馈电路稍加修改，例如 令 则可打破无效循环！ ※ Q1Q2=10时→ D0=1 Q1Q2≠10时→ D0=Q3 ※ 原本D0=1的条件仅为Q3=0，现增加了一项D0=1的条件，即只要 ……… 能够自启动！ ※ 0100 1001 0010 1010 0101 1011 0110 1101 状态转换图 发生的脉冲序列为：0 0 0 1 0 1 1 1 例：计数器+数据选择器→序列脉冲发生器 74LS151 注意 从Y输出 8选1数据选择器 ※ 0000 000 0 （限于用门电路和触发器实现） 已知：时序逻辑功能要求 待求：逻辑电路。 6.5.1、设计同步时序逻辑电路的一般步骤或方法 1、逻辑抽象，得出电路的状态转换图或状态转换表 ※ (2)确定电路的状态数和状态之间的转换，画出状态转换图。 分析的 逆过程 (1)分析给定的逻辑问题，确定电路的输入、输出变量。 ①根据文字描述的设计要求，先假定一个初态， ②从这个初态开始，每加入一个输入(每个输入有0、1两种取值；n个输入有2n个取值组合），就可以确定一个次态； 注意：该次态可能是现态本身，也可能是已有的另一个状态，或是新增加的一个状态。 ③此过程一直持续下去，直到每一个现态对应各种输入情况向其次态的转换都被考虑，并且不再构成新的状态为止。 ④最后确定需要多少个状态。 ※ 等价状态：输入相同的情况下?输出相同、次态也相同。 输入X=0时 输入X=1时 S3,S2等价 减少触发器的个数 S0 S1 S2 S3 0/0 1/1 1/0 0/0 0/0 1/1 1/0 0/0 0/0 0/0 1/1 1/1 S0 S1 S2 1/0 0/0 1/0 0/0 1/1 0/0 2、状态图化简——合并等价状态 3、状态编码（状态分配） (1)确定触发器的个数:即编码的位数 ※ 时序电路的状态是用触发器的不同状态组合来表示的。 4、根据状态表求出对应触发器的驱动表，进而求出电路的输出方程和驱动方程 ( 根据次态方程)。 5、检查自启动能力，画逻辑电路图。 注意：在M＜ 2n的情况下，从2n个状态组合中取M个状态的组合可以有多种方案，而每种方案中代码组合的排列顺序又有很多种，若编码方式选得合适，设计结果可以得到简化。 2n-1 M ≤2n (2)对每个电路状态赋予一组触发器的状态组合(一组二进制代码) ——状态编码。 触发器的个数n与状态数M应满足： ※ 触发器的激励表： 描述触发器由现态转