高速电路系统原理与设计概述1！.pptVIP

* 基尔霍夫定理只是在低频分析电路用的，是一种路的方法 几何结构尺寸越小者越不容易进入“分布模型”领域。尺寸小者如芯片，上升时间小于0.2ns以内才会进入“分布模型”领域；而尺寸大者如印刷电路板，只要信号的上升时间小于10ns就会进入“分布模型”领域。 * 传导系统对于输入信号的响应，在很大程度上取决于系统的尺寸是否小于信号中最快的电气特性的有效长度，反之亦然。如果系统的物理尺寸足够小，并且所有点同时响应为一个统一电位，则称之为集总系统。 * 还有一个容易产生混淆的是“高频电路”的概念，“高频”和“高速”有什么区别呢?对于高频，很多人的理解就是较高的信号频率，虽然不能说这种看法有误，但对于高速电子设计工程师来说，理解应当更为深刻，我们除了关心信号的固有频率，还应当考虑信号发射时同时伴随产生的高阶谐波的影响，一般我们使用下面这个公式来做定义信号的发射带宽，有时也称为EMI发射带宽：? F=1／(Tr*π)，F是频率(GHz)；Tr(纳秒)指信号的上升时间或下降时间。? 通常当F100MHz的时候，就可以称为高频电路。所以，在数字电路中，是否是高频电路，并不在于信号频率的高低，而主要是取决于上升沿和下降沿。根据这个公式可以推算，当上升时间小于3.185ns左右的时候，我们认为是高频电路。 * 1。DDR的速度从DDR1的167M，DDR2 的333M到DDR3的1G 2。BGA封装从1.27mm，1mm，到0.8mm，带来SI问题 3。管脚越多，翻转越快，功耗越大。热问题必须考虑。 4。为了降低功耗，另一个原因是快速建立信号的要求，但抗干扰能力差（幅度高，好锁存，有余量） 5。两个导线传一个信号，使信号幅度增大2倍，抗共模干扰 6。以及低速并行向高速并行的转变。 中国产品的功能性要比老外的强很多，但老外的稳定性要比中国的好得多，就是因为设计余量足够。 * 频域与时域： 到底多高的频率会影响到高速数字电路的设计呢 要处理的高速数字信号的频带宽度是多少 随着频率的提高，时间周期变短，电气参数也会发生变化。例如，1KHz时，一段短的接地线的电阻为0.01欧，而在1GHz时，由于趋肤效应，电阻增加到1欧，不仅如此，还得到50欧的感抗。 考虑信号带宽的定义，或者说找到一个谐波分量，其上更高的谐波分量对信号的近似的影响可以忽略。 * 带宽的概念本身是一个近似。 要解决的问题 考虑信号带宽的定义，或者说找到一个谐波分量，其上更高的谐波分量对信号的近似的影响可以忽略。 寻找数字信号带宽与其上升时间的定量关系 * 从频率Fclcok到频率Fknee，整个输出功率密度谱呈-20dB/decade的斜率下降。 在Fknee处附近，谱密度曲线开始快速下降。拐点频率Fknee的功率谱密度比正常下降曲线低6.8dB。 膝频率的应用： 膝频率只与数字信号的上升（tr）有关，与其它参数无直接关系，因而，易于记忆和使用。 膝频率只是对数字信号最高频率成分的一个粗略估计，而不是对频谱成分的一个精确描述。 膝频率是有局限性的。 容易看出，上升沿时间越小，膝频率越大，上升沿时间越大，膝频率越小。任何数字信号重要的时域特性基本上都是由FKnee频率以及其以下的频率成分所决定。 电路的高频响应影响到它对短时间事件的处理。 ?? 电路的低频响应影响到它对长时间事件的处理。 ?? 数字信号的能量大都集中在它的膝频率以下的频率范围。 ?? 电路在低于膝频率的频率范围的行为确定了它对阶跃信号沿的处理。 ?? 电路在高于膝频率的频率范围的行为对其数字信号的性能没有什么影响。 * 电信号以光速传播。我们关心信号在具体电路中传输所需要的时间，以及单位时间内传输的距离。也就是说：单位传输延迟时间和传播速度。 传输延迟时间与介电常数的平方根成正比。 * 当电场被约束在板上时，其等效介电常数较大，信号传输就慢。当电路连线被上下两层地面板夹在中间时，其电场就完全被约束在板内。对于典型的FR-4印刷电路板材料，等效介电常数大约为4.5。印刷电路板外层的连线其电场一面向空气中分布，另一面存在于FR-4材料中。其等效介电常数介于1和4.5之间。所以外层连线上的信号传播总是快于内层连线。 * 当人们讨论模拟信号时，常常从频率响应变换到上升时间。例如：示波器生产商表达其垂直放大器和对应的探头的最大工作带宽时，常常用3-dB带宽。如何将带宽变换为上升时间取决于示波器频率响应曲线的精确形状。 数字电路中，我们将频率响应转换成10%---90%上升时间，一般地，上升时间无论采用10%---90%形式，还是脉冲中心频率的倒数，或是标准偏差方法的形式，相对于调试和定位数字电路问题时所需的精确度，其结果几乎没有差别。 * 当我们用示波器观测一个非常快的上升沿时（大大快于示波器的响应时间），我们可以大