第9章设计例程.docVIP

第9章 设计例程 9. 1 设计所需的资源分配 根据硬件设计，SEED_XDTK_MBOARD 板卡上的资源分为三类： FPGA 直接控制 FPGA 通过 SEED_XDTK_MBOARD 板卡上 CPLD 控制 FPGA 直接控制和通过 SEED_XDTK_MBOARD 板卡上 CPLD 共同控制 其中，FPGA 直接控制资源包括：串行 AD、DA；并行 AD、DA；LCD 液晶；蜂鸣器； RTC 时钟芯片； CAN 总线控制芯片。FPGA 通过 CPLD 控制资源包括： 8 个 LED； LED 点阵 8 个数码管。FPGA 和 CPLD 共同控制资源包括： USB 通讯芯片、 TVP5150 视频芯片。下面介绍 SEED_XDTK_MBOARD 板卡上 CPLD 资源分配： FPGA 通过 2 个控制引脚（MULTI_IO16、MULTI_IO17）控制 XDTK 板卡上的CPLD，实现功能模块的切换。FPGA 提供给 CPLD 的控制引脚共 35 根，其中 MULTI_IO16、MULTI_IO17 作为功能控制引脚，其余 33 根引脚（D00-D15、MULTI_IO00-MULTI_IO15、MULTI_IO18）做为数据输入、输出使用。 在设计中 CPLD 功能类似于拨码开关，根据 FPGA 的功能控制引脚的状态进行功能模块的切换。根据 CPLD 程序，将 SEE