第六章半导体存储器资料.pptVIP

单地址译码方式 RAM内部字线Wi选择的是一个字的所有位。由于n个地址输入的RAM，具有2n个字,所以应有2n根字线。 双地址译码方式 地址译码器分为两个，即行地址译码器和列地址译码器。 2. 静态RAM存储单元(SRAM) 用六只Ｎ沟道增强型 MOS管组成的静态存储单元。 特点：存储单元是由触发器构成，只要不失电， 数据就不会丢失。 缺点：管子数目较多，则功耗大、集成度受到限制。 3. 动态RAM的存储单元（DRAM） 存储单元由一只Ｎ沟道增强型 MOS管T和一个电容CS组成。 CB是位线上的分布电容（CB远大于CS）。 9 GND CS 8 A2 7 A1 6 A0 5 A3 4 A4 3 A5 2 A6 1 I/O0 A9 A8 A7 UCC 12 10 11 14 13 15 16 17 18 I/O1 I/O2 I/O3 R/W 2114RAM 2114静态RAM外引线排列图 容量：1024字?4位 地址线：A9~A0(210=1024) 数据线：I/O3~ I/O0 RAM 与 ROM 的比较 相同处 ★ 都含有地址译码器和存储矩阵 ★ 寻址原理相同 相异处 ★ ROM 的存储矩阵是或阵列，是组合逻辑电路。 ROM 工作时只能读出不能写入。掉电后数据 不会丢失。 ★ RAM 的存储矩阵由触发器或动态存储单元构 成， 是时序逻辑电路。RAM 工作时能读出， 也能写入。读或写由读 / 写控制电路进行控制。 RAM 掉电后数据将丢失。 三、集成 RAM 2114A介绍 　　 A0 ~ A9 为地址码输入端。 　　4 个 I/O 脚为双向数据线，用于读出或写入数据。 VDD 接 +5 V。 　　R/W 为读/写控制端。当 R/W = 1 时，从 I/O 线读出数据；当 R/W = 0 时，将从 I/O 线输入的数据写入RAM。 VDD Intel 2114 A7 A8 A9 I/O I/O I/O I/O R/W A6 A5 A4 A3 A0 A1 A2 CS GND 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 1 K ? 4 位 SRAM Intel 2114 引脚图 信号与 TTL 电平兼容。 　　CS 为片选控制端，低电平有效。CS = 1 时，读/写控制电路处于禁止状态，不能对芯片进行读/写操作。当 CS = 0 时，允许芯片读/写操作。 　　存储矩阵有 1 K 个字，每个字 4 位。1K = 1024 = 210，故需 10 根地址输入线。 四、RAM 的扩展 (一) RAM的位扩展 　　方法：将各片 RAM 的地址输入端、读/写控制端 R/W 和片选端 CS 对应地并接在一起。 RAM 的 位 扩 展 接 法 RAM的字扩展接法 (二) RAM的字扩展 　　字扩展通常需用外加译码器来控制芯片的片选输入信号 CS 实现。 　　如字数和位数都不够用，则可将字数和位数同时进行扩展，便组成了大容量的存储器。 4 RAM存储容量的扩展 （1）位数的扩展 【例】用8个256×1的RAM 芯片扩展成256×8位的RAM 的存储系统框图。 将几片的地址端、R/W端、CS端并接在一起 （2）字数的扩展 【例】采用字数扩展方式将4片256×8 RAM 芯片组成1024×8存储器的连接图。 【例3】 试用1024×4位RAM 实现4096×8位存储器。 解：4096×8位存储器需要1024×4位 RAM 的芯片数为： 三.RAM容量的扩展 1.1024*4位RAM 图8-2-7为1024*4位RAM的结构框图,其中4096个存储单元排列成64*64矩阵,10位地址码分成两组译码,A4~A9,6位地址码加到行地址译码器上,其译码器的输出为X0~X63,从64行存储单元中选出指定的一行,另外4位地址码加到列地址译码器,其输出为Y0~15,再从已选中的一行里选出要进行读/写的4个存储单元. 2.位扩展法 　 位扩展（即字长扩展）：将多片存储器经适当的连接，组成位数增多、字数不变的存储器。 方法：用同一地址信号控制 n个相同字数的RAM。 　 例：将256×1的RAM扩展为 256×8的RAM。 将8块256×1的RAM的所有地址线和CS（片选线）分别对应并接在一起，而每一片的位输出作为整个RAM输出的一位。 256×8RAM需256×1RAM的芯