计算机硬件概论微机系统及服务器技术资料.pptVIP

它的节点可以从4个扩展到128个，节点采用Power PC640e微处理器，节点之间通过10M/100Mbit/s高速以太网和100Mbit/s的“虫孔”路由芯片组成的网络互连，如图8.12所示，每个节点都有自己的微处理器、内存、内置硬盘，通过PCI总线与外部相连。 图8.12 曙光2000可扩展机群体系结构 人有了知识，就会具备各种分析能力， 明辨是非的能力。 所以我们要勤恳读书，广泛阅读， 古人说“书中自有黄金屋。 ”通过阅读科技书籍，我们能丰富知识， 培养逻辑思维能力； 通过阅读文学作品，我们能提高文学鉴赏水平， 培养文学情趣； 通过阅读报刊，我们能增长见识，扩大自己的知识面。 有许多书籍还能培养我们的道德情操， 给我们巨大的精神力量， 鼓舞我们前进。 * 3．服务器的特性与相关技术 服务器的主要特性可概括为3点，即服务器的可靠性、可用性和可扩展性。服务器的可靠性是指服务器可提供的持续非故障时间，故障时间越少，服务器的可靠性越高。 服务器的可用性追求的是零故障时间，也就是说，如果以一年为标准则一年356天，每天24小时都要不间断地工作且不出现故障。 服务器的可扩展性通常包括：中央处理器的扩展，内存、外存容量的扩展及服务器对各种国际标准的支持。 为了提高服务器的性能，计算机厂商主要采用了以下技术：冗余技术；故障在线修复技术；机群系统；光纤通道技术；纠错码（ECC）和服务器自动重启动（ASR）技术等等。 8.2.2 SMP多处理器原理 对称多处理器（SMP）结构是当前并行服务器常用的结构。如图8.4所示，它是由多个微处理器互连而成，处理器数可多达几十个，各个处理器完全相同，能同等地访问存储器的每一个单元和控制每一台I/O设备。 图8.4 SMP系统结构图 1．SMP技术特性 SMP采用共享存储器结构，其互联网络采用总线或交叉开关方式，多个CPU对称地与互联网络相连，整个系统有如下特点： （1）处理速度大大提高 （2）单一地址空间 （3）高速缓存的一致性 （4）低时延的存储器通信 2．高速缓存的一致性问题 在SMP结构中存在高速缓存的一致性问题，当多台处理机对共享存储器某个单元在其本地高速缓存中的拷贝要进行维护时，只要对该单元的本地拷贝进行修改，就有可能引起存储器的全局不一致性。这种不一致性在多处理器结构中是必须要避免的。 （1）不一致性问题的产生 图8.5所示说明了由数据共享和进程迁移所引起的高速缓存的不一致。 图8.5 数据共享和进程迁移中 的高速缓存一致性问题 绕过高速缓存的I/O操作也可能产生不一致性问题。图8.6中，在高速缓存和SM中保存同样的变量X，当I/O处理机将一个新的数据X1写入SM中时，绕过了采用写通过策略的高速缓存，如图8．6(b)所示，则在高速缓存和SM之间产生了不一致性；当直接从共享存储器输出数据时，如图8.6(c)所示，采用写回策略的高速缓存也会产生不一致性。 图8.6 绕过高速缓存的I/O操作的不一致性 （2）不一致性的解决方案 在采用总线结构的存储器系统中，总线是保证高速缓存一致性的最方便的装置。总线结构允许系统中所有处理器能观察到存储器的状态。如果总线操作破坏了本地高速缓存中数据的一致性状态，那么高速缓存的控制器就采用相应的操作使本地拷贝失效。这种方案就是广播侦听（snoop）和写失效策略。 在可扩展的多处理机系统中可以采用点对点的方式直接实现处理机的互连或者采用多级网络实现处理机的互连。这些网络由于没有方便的监听机制和有效的广播功能，在解决高速缓存的一致性问题时，一般采用各种目录的方法。 此外，在解决由I/O操作所引起的高速缓存不一致性问题时，可以采用把I/O处理机分别连接到私有的高速缓存上的方法。采用这种方法后，I/O处理机就和CPU共享高速缓存。如果通过总线能保持高速缓存的一致性，那么也可以保持I/O的一致性。 3．SMP的实现结构 要较好地实现SMP系统，主要解决两个问题，一是如何正确、高效地处理Cache一致性；二是如何向CPU提供足够的访存带宽。下面具体介绍几种常用的SMP结构。 （1）总线式结构 如图8.7所示，其中Agent是系统控制器，主要功能是完成对整个系统的控制，包括系统总线仲裁、CPU命令解释执行、Cache一致性处理及MM、I/O控制，中断传送等。 图8.7 总线SMP结构 （2）交叉开关（Crossbar）结构 如图8.8所示，交叉开关结构将CPU、MM、I/O划分成相对独立的模块，每个模块对外部都有足够的传输带宽，最后用交叉开关将各部件连接成一个整体。在结构中由于采用了PAC和MAC大大提高了数据传输速度，但是Cache一致性处理速度较慢。 图8.8 Crossbar结构框图 （3）