微机原理及其应用第六章资料.ppt

随机法是随机地确定替换存储单元。它比较简单，可以用一个随机数产生器产生一个随机的替换块号，但随机法没有根据程序访存局部性原理，所以不能提高系统的命中率。 先进先出法是替换最早调入的存储单元，Cache中的块就像一个队列一样，先进入的先调出。这种替换算法比较容易实现，但它没有根据访存局部性原理，因为最早调入的存储信息可能是以后还要用到的，或者是经常要用到的。 近期最少使用法能比较正确地利用访存局部性原理，替换出近期用得最少的存储块，因为近期最少访问的数据，很可能在最近的将来也最少访问。但这种方法比较复杂，需要记录各个块的访问信息并对访问概率进行统计。一般采用简化的方法，如近期最久未使用算法把近期最久未被访问的块作为替换的块。它只要记录每个块最近一次使用的时间。近期最少使用法应该比上述两种方法好，但它也不是理想的方法。因为它仅仅根据过去访存的频率估计未来的访存情况，因而只是推测的方法。 块命中率与地址流、块的容量和块的数量有关。上述对三种替换算法的分析只是宏观的分析，对于不同的地址序列，它们的优劣比较结果各不相同。 Cache存储器的主要技术指标是它的命中率，影响Cache命中率的因素有： 1、Cache的容量与命中率的关系 虽然容量大一些好，但Cache容量达到一定大小后，再增加其容量对命中率的提高并不明显。 2、Cache Line Size (Cache每次与内存交换信息的单位量)与命中率的关系 每次交换信息的单位量适中，不是以一个字为单位，而是以几个字（称为Cache行容量，通常为4～32个字节）在主存与Cache之间实现信息传递。 6.5.6 Cache存储器实用中的几个问题 4、Cache的不同映象方式与命中率的关系 全相联映象方式不适应。 直接映象方式命中率低。 多路组相联映象方式性能、价格比更好。 直接映象方式中Cache容量为8K字，被分成1024组，每组8个字，同时，主存也分成8个字的组，1024组构成一页。主存的0组只能映像到Cache的0组，主存的1组只能映象到Cache的1组，依此类推。 3、多级的Cache结构与命中的关系 5、写Cache的策略对系统的影响 （1）一个外设向主存写入了一个数据，该主存单元原先的副本在Cache中，出现不一致，此时最简单的办法就是把Cache中相应单元的有效位清除，当CPU再次需这一主存单元时，只能从主存重新取得而不会使用Cache中的旧值。 （2）改写主存储器的策略。若CPU改写Cache一单元内容后且尚未改变主存相应单元内容，则出现数据不一致性。此时有两种解决办法： a：接下来直接改写主存单元内容，简便易行，但可能带来系统运行效率不高的问题，该办法后未被使用。 b：拖后改写主存单元内容，一直拖到有另外的设备要读写过时的主存单元时。首先停止这一读操作，接下来改写主存内容，之后再启动已停下来的读操作，否则不必改写。矛盾是如何检查是否该改写，通过监视地址总线完成，记下无效单元地址用于比较。控制复杂些，但可以提供更高系统的运行效率。 返回本章目录 为了解决存储容量、存取速度和价格之间的矛盾，通常把各种不同存储容量、不同存取速度的存储器，按一定的体系结构组织起来，形成一个统一整体的存储系统。多级存储层次如图6-37所示。从CPU的角度来看，n种不同的存储器（M1～Mn）在逻辑上是一个整体。其中：M1速度最快、容量最小、位价格最高；Mn速度最慢、容量最大、位价格最低。整个存储系统具有接近于M1的速度，相等或接近Mn的容量，接近于Mn的位价格。在多级存储层次中，最常用的数据在M1中，次常用的在M2中，最少使用的在Mn中。 6.6虚拟存储器 6.6.1存储系统（主存-辅存）的层次结构 CPU M1 M2 M3 … 图 6-37 多级存储层次 由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓冲和主存之间称为Cache-主存存储层次（Cache存储系统）；Cache存储系统是为解决主存速度不足而提出来的。在Cache和主存之间，增加辅助硬件，让它们构成一个整体。从CPU看，速度接近Cache的速度，容量是主存的容量，每位价格接近于主存的价格。由于Cache存储系统全部用硬件来调度，因些它对应用程序员和系统程序员都是透时的。主存- 辅存存储层次（虚拟存储系统）如图6-38所示。主存- 辅存层次解决了存储器的大容量要求和低成本之间的矛盾， 从整体看，其速度接