数字逻辑7-2编码器、译码器分析报告.pptVIP

（3）灭灯输入/动态灭零输出端 ：这是一个特殊的引脚，有时用作输入，有时用作输出。当作为输入使用，且 ＝0时，数码管七段全灭，与译码输入无关。当作为输出使用时，受控于 和 ：当 ＝1且 ＝0时，输入数码全0时， ＝0；其它情况下 ＝1。本端钮主要用于显示多位数字时，多个译码器之间的连接。 辅助端功能 　把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码器就是把一种代码转换为另一种代码的电路。 　译码器分二进制译码器、十进制译码器及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。 　二进制译码器能产生输入变量的全部最小项，而任一组合逻辑函数总能表示成最小项之和的形式，所以，由二进制译码器加上或门即可实现任何组合逻辑函数。此外，用4线-16线译码器还可实现BCD码到十进制码的变换。 本讲小结 7.2 编码器、译码器 本节结束谢 谢！ * * 应用软件开发（C#） 第1章 C#程序设计基础 应用软件开发（C#） 第1章 C#程序设计基础 应用软件开发（C#） 第1章 C#程序设计基础 应用软件开发（C#） 第1章 C#程序设计基础 数字逻辑 第7章 常用中规模集成组合逻辑电路 应用软件开发（C#） 第1章 C#程序设计基础 数字逻辑 章晓卿 上海交通大学继续教育学院 第7章 常用中规模集成组合逻辑电路 7.1 加法器 7.2 编码器、译码器 7.3 多路选择器、多路分配器 输入10个互斥的数码 输出4位二进制代码 真值表 （1）二—十进制编码器 指示输出Ｓ Ｓ＝０：输出编码ＡＢＣＤ无效； Ｓ＝１：输出编码ＡＢＣＤ有效． 1、编码器 （2）优先编码器 在优先编码器，每个输入具有不同的优先级，当多个输入信号有效时，只对优先级最高的输入信号编码。 集成3位二进制优先编码器74LS148 集成3位二进制优先编码器74LS148的真值表 输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效 IS为使能输入端，低电平有效。OS为使能输出端，通常接至低位芯片的端IS 。OS和IS配合可以实现多级编码器之间的优先级别的控制。QEX为扩展输出端，是控制标志。 QEX ＝0表示是编码输出； QEX ＝1表示不是编码输出。 集成3位二进制优先编码器74LS148的级联 16线-4线优先编码器 　用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。 　编码器分二进制编码器和十进制编码器，各种编码器的工作原理类似，设计方法也相同。集成二进制编码器和集成十进制编码器均采用优先编码方案。 2、译码器 把代码状态的特定含义翻译出来的过程称为译码，是编码的逆过程。实现译码操作的电路称为译码器。 （1）二进制译码器 设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。前者，输出有效电平为高电平，称为高电平译码；后者，输出有效电平为低电平，称为低电平译码。 常见的二进制译码器有2-4线译码器、3-8线译码器和4-16线译码器。 3-8译码器真值表 输入：3位二进制代码输出：8个互斥的信号（输出为高电平有效） 逻辑表达式 逻辑图 电路特点：与门组成的阵列，每一个输出都是最小项 集成二进制译码器74LS138 A2、A1、A0为二进制译码输入端， 为译码输出端（低电平有效），S1、S3、S2为选通控制端。当S1＝1、 S3+ S2=0 时，译码器处于工作状态；当S1＝0、或S3+ S2=1 时，译码器处于禁止状态。 真值表 输入：自然二进制码 输出：低电平有效 译码器的各个输出都是输入变量的最小项，可以利用全译码器进行组合电路设计。 例 用3-8译码器设计全减器逻辑电路。 一位全减器有三个输入：被减数Ai、减数Bi、来自相邻低位的借位；有两个输出：差Di和相邻高位的借位Gi。根据二进制减法规则，写出其真值表。由真值表写出其最小项表达式。 全减器真值表 逻辑电路 　　二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。 　　把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。 （2） 二-十进制译码器 集成8421 BCD码译码器7