ISP器件的设计与应用II频率计….pptVIP

ISP器件的设计与应用II ISP器件的设计与应用II 一、实验目的 二、实验条件 三、实验原理 四、实验内容 五、参考程序及仿真说明 一、实验目的 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.3 生成Xilinx DDS核流程 3.4 直接测频方法 3.4 直接测频方法 四、实验内容 四、实验内容 发挥部分 1) 可通过拨码或按键输入指定所生成输出信号的频率； 2) 增加输出波形的路数（各路之间可手动设置同步关系）； 3) 实现输出信号的DA转换（附加必要外围电路）； 4) 增加输出波形的种类（如三角波、锯齿波等）。 5) 幅度可调； 6) 输出信号类型、频率、幅度的手动设置输入控制； 7) 可测量外部输入到Digilent Basys 开发板允许的电压信号的频率（注意校验信号幅度峰值3.3V与注意共地与连接关系！），并在Digilent Basys 开发板上显示频率计数结果。 8) 利用Digilent Basys 开发板VGA输出接口实现波形发生器与频率计用户界面。 9) 增加输入计数信号波形的路数； 10) 提高所设计实现的波形发生器与频率计的量程与精度； 11) 用户自定义波形的输入与产生 12) 其他功能与性能。 四、实验内容 ? 设计步骤与要求： 1) 理解并掌握实现系统的基本原理。 2) 在Xilinx ISE13.1 软件中，编写输入所设计的源程序文件。 3) 对源程序进行编译及仿真分析（注意合理设置，以便能够在验证逻辑的基础上尽快得出仿真结果）。 4) 输入管脚约束文件，对设计项目进行编译与逻辑综合，生成下载所需.bit类型文件。 5) 在Basys2实验板上下载所生成的.bit文件，观察验证所设计的电路功能。 实验步骤 模块文件说明 系统管脚定义 Test_wave模块 Freq 模块 Data_process1 模块 Data_process2 模块 gen_dds.xco模块 freq_chufaqi_2.xco 模块 实验仿真 实验仿真 实验仿真 实验仿真 实验仿真 实验仿真 实验仿真 创建约束 下载实验及结果 input clk, output rdy, output sine[11:0] 根据设置参数产生所需频率的正弦波信号和准备信号。 input clk, input dividend[12:0], input divisor[1:0], output rfd, output quotient[11:0], output fractional[1:0], 进行除法运算。参数设置见右图。 为了更快地仿真，将闸门信号设为设为 0.01s，输入波形正弦波其频率为1000hz，则输出频率为10hz。 Test_wave模块 生成三角波和利用DDS生成正弦波，位数为12bit Data_process1 模块（计算最大值和最小值） 将模块 U3 的信号添加到波形窗口，然后让仿真时间达到 20ms以上，如上图所示，当enable=‘1’时，对输入数据 data_in进行比较处理，寻找最大值和最小值；当 enable=‘0’且 en=‘1’时，将最大值传递给data_max_out，将最小值传递给 data_min_out，可得最大值为 4094，最小值为 2. data_process2（生成测试脉冲信号 test_clk ） 最大值 data_max=4094，最小值 data_min=2，则 data_average= data_max+ data_min ）/2，data_average=2048。当 enable=‘0’时，当 data_in = data_average，en = ‘1’；否则，en=‘0’。从而，将输入波形转化为脉冲波（方波）的形式，以便计数。 freq 模块（计算频率并译码显示） 当 second=‘0’时且 en=‘1’时，fosc_flash信号开始进行计数+1。因为闸门信号我们在仿真时设置为 0.01s，输入波形的频率为 1000hz，所以得到的理论值应该是 10hz。如上图所示，fosc_flash 计数到 10 则停止计数，说明结果是正确的。然后当 second=‘1’时，将 fosc