EDA技术与应用(第)解读.ppt

2.2 Quartus II软件的主界面 2.4 MAX+PLUS Ⅱ设计项目的转换 2.5 Quartus II宏功能模块的使用方法 2.6 Quartus Ⅱ嵌入式逻辑分析仪的使用方法 5.3 Nios II嵌入式系统开发软件 第6章 可编程逻辑器件 PROCESS(clr,clk) BEGIN IF clr=0 THEN q=0; ELSIF clkEVENT AND clk=1 THEN IF (q=9) THEN q=0; cout=0; ELSE q=q+1; cout=1; END IF; END IF; END PROCESS; END one; * * 2. ModelSim编译方法 完成源程序的编辑后，在ModelSim编辑方式窗口执行“Compile”→“Compile”命令，在弹出的编译HDL源文件（Compile HDL Source File）对话框中，在“文件名”栏目下选中被编译的文件（如cnt10y）后，用鼠标单击“Compile”按钮，即可对源程序进行编译，如果不存在错误，则编译成功。编译成功后，cnt10y的设计实体就会出现在work库中。 3. ModelSim仿真方法 ModelSim仿真包括装载设计文件、设置激励信号和仿真等操作过程。 * * （1）装载设计文件 在ModelSim的主窗口，执行“Simulate”→“Start Simulate命令，在弹出仿真文件装载对话框中，用鼠标将work库中的cnt10y点黑选中，然后用鼠标单击“OK”按钮，即可完成设计文件的装载，此时工作区会出现“Sim”标签，表示装载成功。 设计文件装载对话框 ModelSim的信号窗口 * * （2）设置仿真激励信号 完成仿真文件的装载后，一般会自动弹出的目标（Objects）窗口，若目标窗口没有打开，可在ModelSim的主窗口，执行“View”→“Objects”命令，打开目标窗口，经过装载的十进制加法计数器设计电路的复位输入端clr、时钟输入端clk、计数器状态输出端q和进位输出端cout已在窗口内。 用鼠标右键点击目标窗口中的复位输入信号clr，弹出快捷菜单，在菜单中选择“Force”命令，弹出被选信号激励（Force Selected Signal）对话框，可以对被选信号进行Force赋值。在Force赋值对话框中将“Value:”中的数值改写为1，则为clr当前赋1值。另外，“Delay For:”中的值是信号赋值前的延迟时间，“Cancel After:”中的值是仿真取消后的值，这两个参数一般可以不填。被选激励信号的值确定后，用鼠标单击“OK”按钮结束Force赋值操作。 * * 当设计电路的全部激励信号设置完毕后，将ModelSim的Objects窗口中全部端口信号用鼠标全部选中，然后用鼠标右键点击这些被选型号，在弹出的快捷菜单中，执行“Add”→“To Wave”→“Selected Items”命令（在命令窗口上也可以执行上述命令），即可将选中的端口信号加入到ModelSim的波形（Wave）窗口中。 选择端口信号操作示意图 * * （3）仿真设计文件 在ModelSim的主窗口界面，执行“View”→“Wave”命令，打开波形（Wave）窗口。按动ModelSim的波形窗口上的“运行”按键，仿真波形将按照按一次键输出一个时钟周期的方式对设计电路进行仿真。在仿真期间，可以在ModelSim的Wave窗口用鼠标右键点击需要改变Force值的信号（如复位信号clr）在弹出的快捷菜单中执行“Force”命令，进入Force赋值对话框后，可以对被选的信号重新赋值，来验证信号的功能。十进制加法计数器设计电路的仿真结果如图所示。 十进制加法计数器的仿真波形 * * 5.1.2 ModelSim与Quartus II的接口 Quartus II完成的HDL设计文件，也可以用ModelSim进行仿真。进行仿真前，必须编译所以待仿真的HDL文件成为仿真库，在编译时获得优化，提高仿真速度。下面以嵌入式锁相环mypll为例，介绍ModelSim与Quartus II的接口方法。 执行ModelSim工作区窗口下的“Project”→“ Add to Project” →“Existing File”命令，弹出的添加文件到工程对话框，在对话框的“File Name”栏目下直接查找现有的HDL源文件所在位置和名称（如D:/myeda/mypll.vhd）后，用鼠标单击“OK”按钮，