第五章组合逻辑电路技术方案.ppt

小测验 ECL门电路工作速度快的主要原因有哪些？ Chapter 5 组合逻辑电路 5.1 组合逻辑电路概述 5.2 组合逻辑电路分析与设计 5.3 组合逻辑电路中的竞争冒险 5.4 中规模组合逻辑电路功能部件与应用 Chapter 5 组合逻辑电路 熟练掌握组合逻辑电路分析方法和设计方法 掌握编码器、译码器、数据选择器、加法器及数值比较器的逻辑功能及其应用 学会使用中规模组合逻辑电路器件设计组合逻辑电路 掌握可编程逻辑器件功能，并利用Verilog HDL实现组合逻辑电路 5.1 组合逻辑电路概述 5.2 组合逻辑电路分析与设计 5.2.1 组合逻辑电路分析 5.2.1 组合逻辑电路分析 5.2.1 组合逻辑电路分析 5.2.1 组合逻辑电路分析 5.2.2 组合逻辑电路设计 作业（组合逻辑分析） 5-1 5.2.2 组合逻辑电路设计 5.2.2 组合逻辑电路设计 5.2.2 组合逻辑电路设计 作业---组合逻辑电路设计 5-5-(3) 5.3 组合逻辑电路中的竞争冒险 5.3.1 产生竞争冒险的原因判别方法 5.3.1 产生竞争冒险的原因判别方法 5.3.2 消除竞争冒险的方法 5.3.2 消除竞争冒险的方法 5.3.2 消除竞争冒险的方法 作业---竞争冒险 5-11 小测验 什么是组合逻辑电路？ 分析组合逻辑电路的一般步骤是什么？ 竞争冒险现象出现的原因是什么？ 练习 5-7 设计一个五人抢答逻辑电路。 要求最先输入者输入有效，其他落后者一律无效。 获得最先输入者，对应的输出端输出低电平信号，其他落后者对应的输出高电平信号。 5.4中规模组合逻辑电路功能部件与应用 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 5.4.1 编码器 作业 5-14 小测验 优先编码器与普通编码器相比，优点是什么？ 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 作业 5-15（编译码器） 5-16（译码芯片） 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 小测验 1、七段码译码显示器有几种，分别是什么？ 2、如何判断集成芯片使能端的有效电平？ 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 5.4.2 译码器 作业：译码显示器 5-17 5.4.3 数据选择器 5.4.3 数据选择器 5.4.3 数据选择器 5.4.3 数据选择器 5.4.3 数据选择器 5.4.3 数据选择器 5.4.3 数据选择器 5.4.3 数据选择器 5.4.3 数据选择器 作业：数据选择器 5-23 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 5.4.4 加法器 作业：加法器 5-27 小测验 超前进位加法器和串行进位加法器的区别是什么？ 5.4.5 数值比较器 5.4.5 数值比较器 5.4.5 数值比较器 5.4.5 数值比较器 5.4.5 数值比较器 5.4.5 数值比较器 5.4.5 数值比较器 5.4.5 数值比较器 5.4.5 数值比较器 作业：数值比较器 5-24 课堂练习 5-27 5-15 例. 用74283构成将8421BCD码转换为余3码的码制转换电路 。 8421码输入 余3码输出 1 1 0 0 8421码 余3码 0000 0001 0010 0011 0100 0101 ?? ?? +0011 +0011 +0011 CO 数值比较器：对两个1位数字进行比较（A、B），以判断其大小的逻辑电路。 1位数值比较器 输入：两个1位二进制数A、B 输出： =1，表示A大于B =1，表示A小于B =1，表示A等于B 逻辑表达式： 1位数值比较器逻辑表达式： 输 入 输 出 A B 0 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 0 0 0 1 表5.4.4-1 1位数值比较器真值表