EDA第4章教案解析.pptVIP

* 如下图所示是基于ROM实现的4位×4位的无符号数乘法器电路图，其参数设置为： LPM_WIDTH=8 LPM_WIDTHAD=8 LPM_FILE=mult_rom.mif 仿真结果 4-8 用宏功能模块设计FIFO缓存器 用MegaWizard Plug-in Manager工具定制FIFO模块 定制FIFO模块的数据宽度和深度 定制FIFO模块的端口 设定速度优先还是面积优先 FIFO模块的功能仿真波形图（Quartus Ⅱ） * * * * * * * * * * * * * * * * * * * * * * * * * 转换电路波形仿真 参数化锁相环宏模块altpll以输入时钟信号作为参考信号实现锁相，从而输出若干个同步倍频或者分频的片内时钟信号。与直接来自片外的时钟相比，片内时钟可以减少时钟延迟，减小片外干扰，还可改善时钟的建立时间和保持时间，是系统稳定工作的保证。不同系列的芯片对锁相环的支持程度不同，但是基本的参数设置大致相同，下面便举例说明altpll的应用。 4.4.2 Maxplus2库 （1）输入altpll宏功能模块 选择芯片和设置参考时钟 锁相环控制信号设置 输入时钟设置 （2）编译和仿真 锁相环电路 功能仿真波形 Maxplus2库主要由74系列数字集成电路组成，包括时序电路宏模块和运算电路宏模块两大类，其中时序电路宏模块包括触发器、锁存器、计数器、分频器、多路复用器和移位寄存器，运算电路宏模块包括逻辑预算模块、加法器、减法器、乘法器、绝对值运算器、数值比较器、编译码器和奇偶校验器。 对于这些小规模的集成电路，在数字电路课程中有详细的介绍。他们的调入方法和Megafunction库中的宏模块是一样的，只是端口和参数无法设置。 4.4.2 Maxplus2库 计数器74161设计举例 模10计数器 仿真结果 模10计数器仿真波形 4.1 基于Quartus II软件，用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 。 4.2基于Quartus Ⅱ软件，用74161设计一个模99的计数器，个位和十位都采用8421BCD码的编码方式设计，分别用置0和置1两种方法实现，完成原理图设计输入、编译、仿真和下载整个过程。 习 题 4 4.3 基于Quartus II软件，用7490设计一个模71计数器，个位和十位都采用8421BCD码的编码方式设计，完成原理图设计输入、编译、仿真和下载整个过程。 4.4 基于Quartus II，用74283（4位二进制全加器）设计实现一个8位全加器，并进行综合和仿真，查看综合结果和仿真结果。 4.5 用D触发器构成按循环码（000→001→011→111→101→100→000）规律工作的六进制同步计数器。 习 题 4.6 用74194、74273、D触发器等器件组成8位串入并出的转换电路，要求在转换过程中数据不变，只有当8位一组数据全部转换结束后，输出才变化一次。 4.7 基于Quartus Ⅱ软件，用部分积右移方式设计实现一个4位二进制乘法器，选择合适的模块，画出电路连接图，并进行波形仿真。 习 题 4.8 采用Quartus II软件的宏功能模块lpm_counter设计一个模为60的加法计数器，进行编译和仿真，查看仿真结果。 4.9 采用Quartus II软件的宏功能模块lpm_rom，用查表的方式设计一个实现两个8位无符号数加法的电路，并进行编译和仿真。 4.10 先利用LPM_ROM设计4位×4位和8位×8位乘法器各一个，然后用Verilog语言分别设计4位×4位和8位×8位乘法器，比较两类乘法器的运行速度和资源耗用情况。 4.11 用数字锁相环实现分频，假定输入时钟频率为10MHz，想要得到6MHz的时钟信号，试用altpll宏功能模块实现该电路。 习 题 实验与设计 实验要求：基于Quartus Ⅱ软件，用宏功能模块设计实现一个8位带符号乘法器并仿真。 4-4 8位带符号乘法器 参数化乘法器lpm_mult宏功能模块的基本参数表 lpm_mult （1）调用lpm_mult （2）lpm_mult参数设置 输入输出位宽设置 乘法器类型设置 （3）编译仿真 8位有符号乘法器电路 功能仿真波形 4-5 模24方向可控计数器 实验要求：基于Quartus Ⅱ软件，用宏功能模块设计实现一个模24方向可控计数器并仿真。 模24方向可控计数器 计数器输出端口宽度和计数方向设置 计数器模和控制端口设置 更多控制端口设置 模24方向可控计数器电路 lpm_counter计数器功能仿真波形 参数化锁相环宏模块