2015考研计算机统考组成原理部分资料分析.pptVIP

一.单项选择题 一.单项选择题 一.单项选择题 一.单项选择题 一.单项选择题 二.综合应用题 二.综合应用题 二.综合应用题 二.综合应用题 二.综合应用题 二.综合应用题 答案 答案 答案 * * 12.计算机硬件能够直接执行的是( )。 Ⅰ.机器语言程序 Ⅱ.汇编语言程序 Ⅲ.硬件描述语言程序 A.仅Ⅰ B.仅Ⅰ Ⅱ C.仅Ⅰ Ⅲ D.ⅠⅡ Ⅲ 13.由3个“1”和5个“0”组成的8位二进制补码，能表示的最小整数是( )。 A.-126 B.-125 C.-32 D.-3 14.下列有关浮点数加减运算的叙述中，正确的是( )。 Ⅰ. 对阶操作不会引起阶码上溢或下溢 Ⅱ. 右规和尾数舍入都可能引起阶码上溢 Ⅲ. 左规时可能引起阶码下溢 Ⅳ. 尾数溢出时结果不一定溢出 A.仅Ⅱ Ⅲ B.仅ⅠⅡⅣ C.仅ⅠⅢ Ⅳ D.ⅠⅡ Ⅲ Ⅳ15.假定主存地址32位，按字节编址，主存和Cache之间采用直接映射方式，主存块大小为4个字，每字32位，采用回写(Write Back)方式，则能存放4K字数据的Cache的总容量的位数至少是( )。 A.146k B.147K C.148K D.158K Write Back与Write Through 通用的cache结构 ????? B–1 1 0 ????? B–1 1 0 valid valid tag tag set 0: B = 2b bytes per cache block E lines per set S = 2s sets t tag bits per line 1 valid bit per line ????? ????? B–1 1 0 ????? B–1 1 0 valid valid tag tag set 1: ????? ????? B–1 1 0 ????? B–1 1 0 valid valid tag tag set S-1: ????? ????? Cache is an array of sets. Each set contains one or more lines. Each line holds a block of data. 16.假定编译器将赋值语句“x=x+3;”转换为指令”add xaddt, 3”，其中xaddt是x 对应的存储单元地址，若执行该指令的计算机采用页式虚拟存储管理方式，并配有相应的TLB，且Cache使用直写(Write Through)方式，则完成该指令功能需要访问主存的次数至少是( )。 A.0 B.1 C.2 D.3 MMU Cache/ Memory PA Data CPU VA CPU Chip PTE 1 2 4 5 TLB VPN 3 TLB Hit A TLB hit eliminates a memory access(一次TLB命中减少了一次存储器访问) * Address Translation virtual page number page offset virtual address physical page number page offset physical address 0 p–1 address translation p m–1 n–1 0 p–1 p TLB tag TLB index Cache tag Cache index Cache offset TLB Miss MMU Cache/ Memory PA Data CPU VA CPU Chip PTE 1 2 5 6 TLB VPN 4 PTEA 3 A TLB miss incurs an additional memory access (PTE)Fortunately, TLB misses are rare. Why? 17.下列存储器中，在工作期间需要周期性刷新的是( )。 A.SRAM B.SDRAM C.ROM D.FLASH 18.某计算机使用4体交叉存储器，假定在存储器总线上出现的主存地址(十进制)序列为8005，8006，8007，8008，8001，8002，8003，8004，8000，则可能发生缓存冲突的地址对是( )。 A.8004、8008 B.8002、8007 C.8001、8008 D.8000、8004 19.下列有关总线定时的叙述中，错误的是( )。 A.异步通信方式中，全互锁协议最慢 B.异步通信方式中，非互锁协议的可靠性最差 C.同步通信方式中，同步时钟信号可由多设备提供 D.半同步通信方式中，握手信号的采样由同步时钟控制 20.若磁盘转速为72