数字逻辑课程设计详解.doc

数字逻辑 课程设计 2016年 1 月 8 日 前言 钟表的数字化给人们生产带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、时间程序自动控制、定时启闭电路，甚至各种定时电气的自动启用等，所有这些都是以钟表数字化为基础的，数字钟是采用数字电路实现对时，分，秒，数字显示的计时装置。主要由振荡器、分频器、计时器、译码显示及扩展电路几部分构成。研究数字钟及扩大其应用，有着非常现实的意义。 一、课程设计目的 1.设计目的 1.在了解数字钟的原理的前提下，运用刚刚学过的数电知识设计并制作数字钟，而且通过数字钟的制作进一步了解各种在制作中用到的中小规模集成电路的作用及其使用方法。 2.由于数字电子钟包括组合逻辑电路和时序电路，通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法，实现理论与实践相结合，增强实验设计能力和动手操作能力。 3.通过本次试验是同学们对电子线路知识的整合和电子线路设计能力的训练，并为后继课程的学习和毕业设计打下一定的基础。 2. 设计任务及要求 用555电路产生频率为1KHZ的方波脉冲。 通过分频产生频率为1HZ的时钟脉冲。 完成分、秒计时，通过译码并用数码显示。 555产生方波信号频率精确到1%。 能准确计时，以数字形式显示秒计时的时间。 设计要求： 设计一完整具有分、秒计时的时钟电路，而且必须具有分钟校正功能。 在面包板上实际制作具有秒计时的电路，实现秒计时显示功能。 3. 实验器材 （1）74LS48 2片 （2）74LS90 2片 （3）74LS192 1片 （4）555集成芯片 1片 （5）共阴七段显示器 2片 （6）电阻、电容、导线等 若干 二、数字钟的设计方案 2.1 设计原理 数字电子钟是一个对标准频率（1HZ）进行计数的计数电路。它由振荡器、分配器、计数器、译码器和显示器电路组成。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。 通过校时电路可以对分和时进行校时。 2.2 设计方案 方案一的设计主要是由555振荡电路， 时间计数电路，校时电路和译码驱动电路组成。而分频器采用2片集成电路计数器74LS90，每片为1/10分频，2片级联则可获得所需的频率信号。而时间计数电路由74LS90组成一个60进制电路。校时电路则由开关组成。 三、数字电子钟的电路设计 1、60进制计数器 分和秒的计数器为60进制计数器，该计数器有两片74LS190十进制计数器U1、U2和一片74LS192六进制计数器 2.555多谐振荡器 石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定度高等优点，被应用于家用电器和通信设备中。因其具有极高的频率稳定性，故主要用在要求频率十分稳定的振荡电路中作谐振元件。用石英晶体振荡器作为脉冲产生器，能够使数字时钟达到很高的精度。同时成本也相对较高。 这里是采用的是有555芯片组成的多谐振荡器来作为频率脉冲产生器，其输出的脉冲频率为1KHz。555芯片组成的多谐振荡器要输出符合要求的频率脉冲，其对电阻和电容的精度要求较高。不太容易输出严格符合要求的频率脉冲。 由公式得：T≈0.7（R2 + 2R1）C2 f = 1/ T≈1.44/（R2 + 2R1）C2 计算得：C2 = 1.0uF；R2 = 440Ω； R1 = 500Ω 经仿真模拟把R2 调整为400Ω时，输出频率更加接近于1KHz。 3.分频器 由于振荡器产生的频率很高，要得到秒脉冲，需要分屏电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用2片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。 4．译码器 译码是指把给定的代码进行翻译的过程。计数器采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48配有灯测试LT、动态灭灯输入RBI，灭灯输入/动态灭灯输出BI/RBO,当LT=0时，74LS48出去全1。 5．显示器 本系统用七段发光二极管来显示译码器输出的数字，显示器有两种：共阳极显示器或共阴极显示器。74LS48译码器对应的显示器是共阴极显示器。 6. 实验主体电路 ·由电路图按照信号的流向分级安装，逐级级联。 ·如果显示字符变化很快，模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端V