洗衣机控制器EDA编程解析.docVIP

EDA实验考试报告 班级：电子111班 学号：110832 姓名：谢瀚东 洗衣机控制器 一、实验要求： 1、设计一个电子定时器，控制洗衣机作如下运转：定时启动(正转20秒(暂停10秒(反转20秒(暂停10秒(定时未到回到“正转20秒(暂停10秒(……”，定时到则停止；“开始”信号开始； 4、三只LED灯表示“正转”、“反转”、“暂停”三个状态。 二、设计提示: 设计20秒、10秒定时电路。 电路输出为“正转”、“反转”、“暂停”三个状态。 按照设计要求，用定时器的“时间到”信号启动相应的下一个定时器工作，直到整个过程结束。 三、实验设计思路： 四、引脚配置 仿真波形： 实验程序清单： 顶层文件 library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; ---- Uncomment the following library declaration if instantiating ---- any Xilinx primitives in this code. --library UNISIM; --use UNISIM.VComponents.all; entity xiyiji is Port( timeset:in std_logic_vector(7 downto 0); Start:in std_logic; Clk:in std_logic; clk1:in std_logic; Scanclk:in std_logic; scanout:out std_logic_vector(1 downto 0); ledout:out std_logic_vector(6 downto 0); soundout:out std_logic; run,rerun,pause:out std_logic); end xiyiji; architecture Behavioral of xiyiji is Signal a1:std_logic; Signal a2:std_logic_vector(7 downto 0); Component showtime IS PORT (scanclk: IN STD_LOGIC; Timestill:in std_logic_vector(7 downto 0); ledout : OUT std_logic_vector(6 downto 0); scanout : out std_logic_vector(1 downto 0)); END component showtime; Component counter is Port(clk,start:in std_logic; timeset:in STD_LOGIC_VECTOR(7 downto 0); timestill:BUFFER STD_LOGIC_VECTOR(7 DOWNTO 0); timestop:out std_logic); End component counter; Component zhuangtai is port(en,clk,timestop:in std_logic; Run:out std_logic; Rerun:out std_logic; Pause:out std_logic); end component zhuangtai; component sound is port(timestop:in std_logic; clk1:in std_logic; soundout:out std_logic); end component sound; begin U1:zhuangtai Port map(en=start,clk=clk,timestop=a1,run=run,rerun=rerun,pause=pause); U2:counter Port map(clk=clk,start=start,timeset=timeset,timestill=a2,timestop=a1); U3:showtime Port map(scanclk=scanclk,timestill=a2,ledout=ledout,scanout=scanout); U4:sound port map(timestop=a1,clk1=clk1,