第3版第6章存储系统教案分析.ppt

6.3.4 高级DRAM 1.增强型DRAM 改进CMOS制造工艺，集成小容量SRAM Cache 2.带Cache的DRAM 集成SRAM存储矩阵 3.同步DRAM(SDRAM) 两个交互工作的存储阵列与CPU同步工作 4.DDR SDRAM 更先进的同步电路，DLL技术 5.Rambus DRAM 主要解决存储器带宽问题 6.RamLink 主要对处理器与存储器的接口进行改革 6.4 高速缓冲存储器Cache 6.4.1 Cache的工作原理 原理： 基于程序和数据访问的局部性 目的： 减少访存次数，加快运行速度 方法： 在CPU和主存之间设置小容量的高速存储器。 Cache与CPU及主存的关系 6.4.2 Cache的组织 1.地址映像 （1）直接映像 主存的页只能复制到某一固定的Cache页。 容易实现，但缺乏灵活性 Cache与主存空间划分成相同大小的页（块） （2）全相连映像 主存的每一页可映像到Cache的任一页。 映像关系灵活，但速度慢。 （3）组相连映像 主存与Cache都分组 比直接映像灵活，比全相联映像速度快。 主存页与Cache组号固定映像 Cache组内自由映像 2.替换算法 （1）先进先出算法FIFO （2）最近最少使用算法LRU 按页面调入Cache的先后顺序决定调出顺序 近期使用最少的页面先调出 3.Cache的读/写过程 读 将主存地址同时送往主存和Cache Cache命中 Cache失败 从主存读 写 写回法 写直达法 同时写Cache和主存 将数据送访存源 Cache页被替换时，才写入主存 4.多层次Cache存储器 片内Cache（L1） 片外Cache（L2） 集成在CPU芯片内 统一Cache 安装在主板上 分离Cache 指令和数据在同一个Cache中,在取指令和取数的负载之间自动平衡。 指令和数据分别在不同的Cache中， 避免了Cache在指令预取器和执行单元之间的竞争。 L1 6.4.3 PentiumII CPU的Cache组织 L1(32K)分离Cache L2（512KB） 16K数据 + 16K指令 四路组相联 双重独立总线 为解决数据Cache的一致性，支持MESI协议 CPU到L2 CPU到主存 6.5 外部存储器 主要技术指标 存储密度 单位长度内存储的二进制位数 存储容量： 一台外部存储器所能存储的二进制信息总量 主要特点：大容量、永久存储 位密度 面密度 单位面积内存储的二进制位数 作用：存访暂不运行的程序和数据 速度指标 平均寻址时间 数据传输率 平均寻道时间 平均旋转延迟 Kb/s、KB/s 误码率： 读出时出错的概率 6.5.1 硬磁盘存储器 1.硬盘的基本结构与分类 适用于调用较频繁的场合，常作主存的直接后援。 硬盘 硬盘驱动器 硬盘适配器 硬盘控制逻辑及接口 盘片、磁头 定位系统、传动系统 组成 按盘片是否可换分类 可换盘片式 固定盘片式 按盘片尺寸分类 14、8 英寸 5.25、3.5、2.5 英寸 1.8、1.3 英寸 2.信息分布 盘组： 多个盘片，双面记录。 各记录面上相同序号的磁道构成一个圆柱面。 圆柱面： 扇区（定长记录格式） 数据块 记录块（不定长记录格式） 无扇区化分 磁道： 盘片旋转一周，磁化区构成的闭合圆环 存储密度 道密度 位密度 单位长度内的磁道数 磁道上单位长度内的二进制位数 各道容量相同,各道位密度不同,内圈位密度最高。 非格式化容量 =内圈位密度×内圈周长×道数/面×面数 格式化容量 =扇区容量×扇区数/道×道数/面×面数 3.磁头定位系统 驱动磁头寻道并精确定位 （1）步进电机定位机构 （2）音圈电机定位机构 用于小容量硬盘 用于较大容量硬盘 * * 第3篇 存储系统与 输入/输出系统 硬件组成角度： 了解存储器及各种I/O设备的组成原理，以及连接整机的方法。 控制I/O传送的角度： 3种控制方式，以及控制方式对接口和I/O程序的影响。 软件组成角度： 3个层次：用户程序对I/O设备的调用，OS中的驱动程序，I/O设备控制器中的控制程序。 ** 第6章 存储系统 本章主要内容： 6.1 概述 6.2 存储原理 6.3 主存储器的组织 6.4 高速缓冲存储器 6.5 外部存储器 6.6 物理存储系统的组织 6.7 虚拟存储系统的组织 6.1 概述 6.1.1 存储器的分类 1.按存储器在系统中的作用分类 （1）内部存储器 主要存放CPU当前使用的程序和数据。 速度快 容量有限 （内存、主存） （2）外部存储器 存放大量的后备程序和数据。 速度较慢 容量大 （辅存、外存） （3）高速缓冲存储器 存放CPU在当前一小段时间内多次使用的程序和数