成形滤波器设计.docVIP

1. 在本设计的软件流程详见系统框图。由于模块很多所以在此不再一一介绍。 下面是设计中的几个主要模块。其中分频模块，串并/并串模块比较简单，所以不再介绍。 信道估计模块的算法采用自己的LS算法。上变频DDC由于边频很高，所以拟采用AD公司的ad9857，如果板子上没有专用器件的话，则改成基于FPGA的DDC。下边频在FPGA中作。 图1 π/4-DQPSK调制框图 图2 π/4-DQPSK解调框图 图3 8PSK调制框图和顶层原理图 2 调制解调器的系统实现 在现代数字通信系统中，FPGA的应用相当广泛。尤其是在对基带信号的处理和整个系统的控制中，FPGA不但能大大缩减电路的体积，提高电路的稳定性，而且先进的开发工具使整个系统的设计调试周期大大缩短。本系统的核心算法也都是在FPGA中实现的。 在调制端，数据首先在FPGA中完成信道编码（本系统中此工作也可在DSP中完成），然后有数据调制，分路，内插和成形滤波，信号在AD9857中完成直接数字上变频和数模转换，经过运放得到带宽为200kHz的中频信号。 图4 系统实现结构示意图 在解调端，模拟信号通过A/D采样器被搬移到低中频，并转化为数字信号，再由FPGA中设计的DDC将其下变频至基带。除此以外，收端FPGA还需要完成同步捕获，数据解调和信道解码，如果是相干解调还需要完成相干载波的恢复，最后输出解调数据。 2.1 成