数电逻辑门电路课件祥解.ppt

1.输入级形式 2.中间级形式 ⑵ A+B分相器 ⑵ A+B分相器 3.输出级形式 3.输出级形式 二、NMOS或非门 三、NMOS与非门 四、NMOS与或非门 2.4.2 CMOS门电路 2.4.2 CMOS门电路 二、CMOS传输门(TG) 三、CMOS与非门 四、CMOS或非门 五、CMOS与或非门 六、CMOS异或门 七、CMOS三态门电路 七、CMOS三态门电路 七、CMOS三态门电路 八、CMOS漏极开路门(OD门) 2.5 TTL电路和CMOS 电路的接口 三、 三态输出门电路 E— 控制端 D E R1 +5V F R4 R2 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B 1、结构 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 2、工作原理 1） 控制端E=0时的工作情况： 0 1 截止 +5V F R4 R2 R1 3k T2 R5 R3 T3 T4 T1 T5 b1 c1 A B D E 2） 控制端E=1时的工作情况： 1 0 导通 截止 截止 高阻态 A B F 符号 功能表 3、三态门的符号及功能表 A B F 符号 功能表 使能端高电平 起作用 使能端低电平 起作用 E1 E2 E3 公用总线 ０ １ ０ 三态门主要作为TTL电路与总线间的接口电路。 4、三态门的用途 工作时，E1、E2、E3分时接入高电平。 §2.4 CMOS门电路 MOS电路的特点： 2. 是电压控制元件，静态功耗小。 3. 允许电源电压范围宽（3?18V）。 4. 扇出系数大，抗噪声容限大。 优点 1. 工艺简单，集成度高。 缺点：工作速度比TTL低 。 2.4.1 NMOS门电路 一、NMOS非门 0 通 通 1 1 通 止 0 F T2 T1 A A VT1、VT2为驱动管，VT3为负载管。要求RDS3远大于RDS1∥RDS2。只要A、B中有一个为高电平，则必有一个驱动管导通，输出F为低电平；只有A、B全为低电平时，VT1、VT2全截止，输出F才为高电平。可见电路实现了或非门功能，即： VT1、VT2为驱动管，VT3为负载管。要求RDS3远大于(RDS1+RDS2)。只有A、B全为高电平时，VT1、VT2才同时导通，输出F才为低电平；若A、B中有一个为低电平，VT1、VT2至少有一管截止，输出对地不通，输出F为高电平。可见电路实现了与非功能，即： VT1、VT2、VT3、VT4为驱动管，VT5为负载管。要求RDS5远大于 (RDS1+RDS2)∥(RDS3+RDS4)。其输出与输入变量的逻辑关系为与或非关系。即： 由N沟道和P沟道两种MOSFET组成的电路为互补MOS或CMOS电路。 一、CMOS反相器 A=0 导通 UGSP=－VDD 截止 F为高电平 由N沟道和P沟道两种MOSFET组成的电路为互补MOS或CMOS电路。 一、CMOS反相器 A=1 截止 导通 F为低电平 则输入输出的逻辑关系为： 传输门就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成。因VTP和VTN是结构对称的器件，它们的源极和漏极是可以互换的。 设它们的开启电压|VT|=2v，且输入的模拟信号的变化范围为－5v到＋5v。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接＋5v，而TN的衬底接－5v电压。 当C端接-5v时，VTN的栅压即为-5v，uI在-5v~+5v范围内的任意值时，VTN均不导通。同时，VTP的栅压为+5v，VTP亦不导通。可见，当C接低电平时，开关是断开的。 为了使开关接通，可将C端接高电压+5v，uI在-5v~+3v的范围内，VTN导通。同时，VTP的栅压为-5v， uI在-3v~+5v的范围内，VTP将导通。 由以上分析可知，当uI＜-3v时，仅有VTN导通，而当uI＞+3v时，仅有VTP导通。当uI在-3v~+3v的范围内，VTN和VTP两管均导通。进一步分析还可以看到，一管导通的程度越深，另一管的导通程度则相应地减少。这是CMOS传输门的优点。 A、B中只要有一个为低电平，就会使两个相串连的NMOS管截止，使两个相并联的PMOS管导通，输出F为高电平。 当A、B全为高电平时，才会使两个串联NMOS管都导通，使两个并联型PMOS管都截止，输出为低电平。 则这种电路具有与非的逻辑功能，即： CMOS或非门如下图所示。其中VTP1、VTP2是两个串联的PMOS管，VTN1、VTN2是两个并联的NMOS管。 当输入变量A、B中只要有一个为高电平，就会使与它相连的NMOS管导通