数字电子技术基础简明教程课件时序逻辑电路祥解.pptVIP

异步时序逻辑电路 实际生产的芯片中，通常还附加一些控制电路，以增加电路的功能和使用的灵活性，通常的附加功能有：置0、置数、保持。 异步置0：置0端出现低电平，触发器立即置0，不受时钟控制。 同步置0：置0端出现低电平，要等时钟信号到达才能置0. 异步置数：不须等待时钟脉冲，就能置数。 同步置数：必须等待时钟到达，才能置数。 （a）置零法 （b）置数法 2片74LS194A接成8位双向移位寄存器 Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RD S1 S0 CLK 74LS194 用双向移位寄存器74LS194组成节日彩灯控制电路 +5V +5V S1=0,S0=1 右移控制 +5V CLK 1秒 Q=0时 LED亮 清0按键 1k? 二极管 发光 LED Q0 Q1 Q2 Q3 DIR D0 D1 D2 D3 DIL RD S1 S0 CLK 74LS194 计数器 能够记忆输入脉冲个数的电路称为计数器。另外还有分频、定时、数字运算等功能。 分类： 按计数器中触发器是否同时翻转 同步计数器（速度快） 异步计数器 按计数器容量（模） 二进制（码）计数器 N进制计数器 十进制计数器 按计数器中的数字增减 加法计数器 减法计数器 可逆计数器 计数器 二进制计数器 十进制计数器 N进制计数器 加法计数器 同步计数器 异步计数器 减法计数器 可逆计数器 加法计数器 减法计数器 可逆计数器 二进制计数器 十进制计数器 N进制计数器 ······ n位二进制同步加法计数器的电路连接规律： 驱动方程 输出方程 一、同步计数器 4位二进制同步加法计数器 若计数脉冲频率为f0，则Q0、Q1、Q2、Q3端输出脉冲的频率依次为f0的1/2、1/4、1/8、1/16。因此又称为分频器。 4位集成二进制同步加法计数器74LS161/163 4位同步二进制计数器74161功能表 74161具有异步清零和同步置数功能. 4位同步二进制计数器74163功能表 74163具有同步清零和同步置数功能. 74LS163的引脚排列和74LS161相同，不同之处是74LS163采用同步清零方式。 驱动方程 输出方程 n位二进制同步减法计数器的连接规律： 4位集成二进制同步可逆计数器74LS191 预置数控制端 使能端 加／减控制端 串行时钟输出 4位同步二进制可逆计数器74LS191功能表 74LS191具有异步置数功能. 双时钟加/减计数器74LS193 74LS193具有异步清零和异步置数功能. 2、同步十进制计数器 同步十进制加法计数器:在同步二进制加法计数器基础上修改而来. 典型芯片74160，P325 三、任意进制计数器的构成方法 利用现有的N进制计数器构成任意进制（M）计数器时，如果MN，则只需一片N进制计数器；如果MN，则要多片N进制计数器。 实现方法 置零法 置数法 置零法：适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到0000状态，清零信号消失后，计数器又可以从0000开始重新计数。 * 第 五 章 时 序 逻 辑 电 路 教学内容 §5.1 概述 §5.2 时序逻辑电路的分析方法 §5.3 若干常用的时序逻辑电路 教学要求 一.重点掌握的内容： （1）时序逻辑电路的概念及电路结构特点； （2）同步时序电路的一般分析方法； （3）同步计数器的一般分析方法； （4）会用置零法和置数法构成任意进制计数器。 二.一般掌握的内容： 同步、异步的概念，电路现态、次态、有效状态、无效状态、有效循环、无效循环、自启动的概念，寄存的概念. 5.1 概述 一、组合电路与时序电路的区别 1. 组合电路： 电路的输出只与电路的输入有关， 与电路的前一时刻的状态无关。 2. 时序电路： 电路在某一给定时刻的输出 取决于该时刻电路的输入 还取决于前一时刻电路的状态 由触发器保存 时序电路： 组合电路 + 触发器 电路的状态与时间顺序有关 时序电路在任何时刻的稳定输出，不仅与 该时刻的输入信号有关，而且还与电路原来的 状态有关。 构成时序逻辑电路的基本单元是触发器。 x1 y1 y2 J K Q1 Q2 x2 1J 1K C1 CP 二、时序逻辑电路的分类： 按动作特点可分为 同步时序逻辑电路 异步时序逻辑电路 所有触发器状态的变化都是在同一时钟信号操作下同时发生。触发器共用一个时钟 CP 触发器状态的变化不是同时发生。 电路中所