EDA电信实验报告.docVIP

福建农林大学计算机与信息学院信息工程类 课程实验报告规范 本报告由三部分构成，包括封面、实验项目列表、实验报告。 封面格式详见附件一 实验项目列表格式详见附件二 题目采用黑体，三号字 表格内部内容采用宋体，小四号字，1.5倍行距。 实验报告格式详见附件三 实验名称采用黑体，三号字. 实验报告正文部分一律用小四号字，宋体，1.5倍行距。一级大标题靠左，加粗。二级大标题靠左，不加粗。 备注： 每个实验项目一份实验报告。 每学期将拟存档的学生实验报告按课程、学生装订成册，即每个学生每门课程所有实验报告装订成一本。装订线在左侧，第一页加订实验报告封皮。 若有编程则要求学生集体刻盘上交  福建农林大学计算机与信息学院 信息工程类 实验报告 课程名称： EDA技术 姓 名： 系： 专 业： 年 级： 学 号： 指导教师： 孙奇燕 职 称： 讲师 2011年 月 日  实验项目列表 序号 实验项目名称 成绩 指导教师 1 实验一用原理图输入方法设计8位全加器 2 实验二 简单组合电路的设计（VHDL） 3 实验三 用VHDL设计1位全加器 4 实验  福建农林大学计算机与信息学院信息工程类实验报告 系： 专业： 年级： 姓名： 学号： 实验课程： EDA技术 实验室号：_______ 实验设备号： 实验时间： 指导教师签字： 成绩： 实验一 用原理图输入方法设计8位全加器 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的原理图输入方法, 层次化设计的方法等内容。其目的是通过一个8位全加器的设计熟悉EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。 2．实验原理 1位全加器可以用两个半加器及一个或门连接而成，半加器原理图的设计方法很多，我们用一个与门、一个非门和同或门（xnor为同或符合，相同为1，不同为0）来实现。先设计底层文件：半加器，再设计顶层文件全加器。 半加器的设计： 半加器表达式：进位：co=a and b 和：so=a xnor ( not b ) 半加器原理图如下： 全加器的设计: 全加器原理图如下： 3．主要仪器设备（实验用的软硬件环境） 实验的硬件环境是： 微机 EDA实验开发系统 ZY11EDA13BE 并口延长线，JTAG延长线 实验的软件环境是： MAX+plus 10.2 4．操作方法与实验步骤 按照4.1 节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。 建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真、硬件测试。 5．实验内容及实验数据记录 XXXXXXXXX 6．实验数据处理与分析 XXXXXXXXX 7．质疑、建议、问题讨论 XXXXXXXXX 福建农林大学计算机与信息学院信息工程类实验报告 系： 专业： 年级： 姓名： 学号： 实验课程： EDA技术 实验室号：_______ 实验设备号： 实验时间： 指导教师签字： 成绩： 实验二 简单组合电路的设计（VHDL） 1．实验目的和要求 本实验为综合性实验，综合了简单组合电路逻辑,MAX+plus 10.2的使用方法,多层次电路设计、仿真和硬件测试等内容。其目的是熟悉MAX+plus 10.2的VHDL文本设计流程全过程。 2．实验原理 2选1多路选择器真值表 s a b y L L × L L H × H H × L L H × H H 3．主要仪器设备（实验用的软硬件环境） 实验的硬件环境是： 微机 EDA实验开发系统 ZY11EDA13BE 并口延长线，