大规模集成电路06摘要.ppt

SystemCにはSpecCのような、モデルや機能、動作、チャネルを図式化する提唱がありません。上図は、概念的な構造図で、SystemCとして決められている図式ではありません。これは理解を助けるための絵にすぎません。 * * このスライドはSRAMの動作におけるタイミング制約の図を示す。SRAMには書き込み動作において制御信号の間に制約があり、また、この制約の存在はSRAM以外にも、フリップフロップをグループ化してメモリマクロを起こす場合等、メモリIPに広く存在する。アドレス、ライトパルス(物理的な書込み指示信号)、書込みデータの信号波形を示す。これらの間にはタイミング制約がある。その実際の制約の現れ方はRAMの回路方式により若干異なるが、ここでは内部動作が完全にスタティック動作により行われる場合の例を示している。完全にスタティックな動作の場合、書込みパルス信号がアサートされている期間中は連続的に書込みが行われるため、その期間中のアドレスは一定でなければならない。その関係が横長の長丸で囲んだ上側のタイミング制約である。一言で要約すると、「書込みパルスは書込みアドレスに包含されなければならない」と言う。一方書き込みデータに関しては、書き込みデータ信号は書込みパルスの立下りエッジを包含しなければならず、それが守られない場合には、誤ったデータを書き込む。なお、完全なスタティック動作モデルにおいては、書込みパルスの出始めのときには、必ずしも確定している必要はない。最終的に正しいデータによりオーバーライトされるためである。さて、RAM IPの制御論理を合成論理で得る場合、この信号の間の順序関係を保証するのが、難しい場合がある。時間差をクロック単位で保証しようとする場合には、安全な書き込み波形をつくろうとすると、時間単位0.5クロックの場合には、書込み処理全体で1.5クロック、時間単位1クロックの場合には書込み処理全体で3クロック要することになる可能性がある。一方システムLSI全体の要請からはRAMの書込み処理は1クロックで行いたい場合がほとんどである。そのため、この時間制約の問題に対する解決方法として、アドレスと書込みデータを1回RAM内部のフリップフロップで取り込み、上記のタイミング制約の問題は、マクロの回路設計により解決する、同期式SRAMアレイがよく用いられる。 * さて、ここから、メモリIPでのもう1つの代表IPであるDRAMについて説明する。DRAMの記憶の原理はSRAMと根本から相違であり、キャパシタ(容量)に情報値を保持するものである。キャパシタは、原理的にはアナログ量を保持しうるが、実用化されているDRAMは、High/Lowの1ビットのデジタル値を記憶する。代表的なメモリセルは1T1C型メモリセル(あるいは単に1T型メモリセル)と呼ばれるものであり、キャパシタの一端を制御トランジスタとつないだものである。特徴は右側に記載する通りである。1点目は、容量を形成するために、一般のロジックとは相違なプロセスが必要なことである。容量を大きくとるために、一例として、シリコンの内部に、数ミクロンの深さの縦穴を堀り、その1本1本にキャパシタを形成する方法(トレンチキャパシタ型セル)があるが、このようなDRAM向けの容量形成部分はCMOSロジックプロセスでは必要とされないものである。2点目はセル面積が小という点である。ただしアクセス時間は遅い。3点目は電荷が時間とともに抜けてゆくので、減衰してきた電荷量を増幅して再度書き込むリフレッシュ処理が必要なることである。4点目は、読み出し処理の原理が破壊読出の性質をもつことである。読み出し時に、電荷をビット線との電荷共有で読み出すので、読み出し処理の直後には、電荷量の大半が、失われる点である。そのため、DRAM IPにては、読み出しの後に再書込みの内部処理を行う必要がある。 * RAM, DRAMといったメモリセルの動作原理に着目した分類とは異なる観点で、リードおよびライトからなる一般的なメモリの機能の他に付加的な機能を有する「機能つきメモリ」もシステムLSIで用いられる。本スライドはその一例としてCAMを紹介する。CAMはContents Addressable Memory (連想メモリ)である。CAMの機能を以下解説する。CAMのメモリ部分はキーデータという検索でのキーとして用いられる部分と、一般のRAMと同一なるデータ部分からなる。CAMの機能は、検索処理として、検索キー信号が与えられた際に、予め登録されているm個のキーデータと検索キーの比較を行う。つまり仮にSRAMを用いた逐次処理では、m回の読み出し処理とm回の比較処理が必要になるところを、1回の検索動作内に完了する。そしてこの比較動