第5章AHDL语言摘要.ppt

5.1 硬件描述语言(HDL)概述 5.1.1 什么是硬件描述语言？ 硬件描述语言简称为HDL(Hardware Description Language) 是一种用形式化方法来描述数字电路和系统的语言, 也是电子设计人员和电子设计自动化(EDA)工具之间的界面。 AHDL语言 AHDL（Altera Hardware Description Language）是Altera公司设计的一种完全集成于MAX+PLUSⅡ/QUARTUSⅡ开发系统中的模块化硬件描述语言, 用来进行Altera公司CPLD/FPGA器件的应用设计与开发。 AHDL语言易学、易用，特别适合一般电子工程师学习与使用，对于复杂组合逻辑电路设计与时序逻辑电路设计都完全胜任。 对于使用Altera公司CPLD/FPGA器件的人而言，掌握AHDL语言设计应用技术是必不可少的。 AHDL语言缺点：只能用于Altera公司CPLD/FPGA器件设计。 5.1.1 软核、固核与硬核 在EDA技术领域中，把用HDL语言建立、功能经过验证、可以综合实现、电路集成总门数在5000门以上的HDL模型称之为“软核” (Soft Core)，而把由软核构成的器件称为“虚拟器件”。 “固核” (Firm Core)：通常是指已在某一CPLD或FPGA器件上实现、经验证明是正确的总门数在5000门以上电路结构编码文件。 “硬核” (Hard Core)：已在某一种专用集成电路(ASIC)器件上实现、经证明是正确的总门数在5000门以上的电路结构版图的掩膜 为了更快更好地设计大规模数字电路或系统，发展软核的设计和推广软核的重用技术是非常有必要的。 随着电子系统向集成化大规模高速度的方向发展,HDL语言已成为电子系统硬件设计人员必须掌握的语言 硬件描述语言的发展至今已有二十多年的历史，并成功地应用于电子设计的建模、仿真、验证 和综合等各个阶段。到二十世纪80年代，已出现了近百种各类不同的硬件描述语言。 5.1.2 VHDL 语言 到了80年代后期，硬件描述语言向着标准化的方向发展。最终VHDL和Verilog HDL语言先后成为IEEE标准。 VHDL的英文全名是Very-High-Speed Integrated Circuit Hardware Description Language (超高速集成电路硬件描述语言) 。 VHDL诞生于1982年，由IBM，TI等几家公司在美国国防部的要求下推出，并在1987年底被IEEE和美国国防部确认为标准硬件描述语言。 1993年IEEE对VHDL进行了修订，公布了新版本的VHDL，即IEEE标准的1076-1993版本（简称93版VHDL ）。 VHDL在电子设计领域得到了广泛的接受，已被公认为IC设计的一种工业标准硬件描述语言，得到众多EDA公司的支持。 VHDL发展得较早，语法严格。故学习难度要大一点。 除了可用于IC设计外， VHDL也被广泛用于PLD设计。但由于没有廉价的VHDL编译系统，导致VHDL设计推广的不易。 一个VHDL语言设计范例 -- 12位寄存器设计-- Library IEEE ; use IEEE.std_logic_1164.all ; ENTITY reg12 IS PORT( d : IN BIT_VECTOR(11 DOWNTO 0); clk : IN BIT; q : OUT BIT_VECTOR(11 DOWNTO 0)); END reg12; ARCHITECTURE a OF reg12 IS BEGIN PROCESS BEGIN WAIT UNTIL clk = 1; q = d; END PROCESS; END a; 5.1.3 Verilog HDL语言 Verilog HDL也是目前应用最广泛的一种主要用于IC设计的硬件描述语言。 Verilog HDL在1983年由美国一家IC设计公司(GDA公司)提出。1989年世界最大的EDA公司Cadence公司收购了GDA公司，故 Verilog HDL是Cadence公司的专有财产。1990年Cadence公司公开发表Verilog HDL语言，并成立了一个OVI(Open Verilog Internation)组织以促进Verilog HDL的发展 Verilog HDL在C语言的基础上发展起来，硬件描述语法较自由，易学易用，初学者容易上手但也容易出错。 由于Cadence公司在世界EDA界的地位和影响力，故Verilog HDL语言成为了一种由民间发展起来的重要IC设计工具，得到了众多的EDA公司认可及使用。 Verilog HDL 在1995年被IEEE确定