《数字电子技术基础》——时序逻辑电路课程.pptVIP

4、结论： 从电路的状态表、状态图可以看到，每经过4个CP脉冲，电路状态循环一次，并且按照“00”、“01”、“10”、“11”升序排列。 因此该电路是一个四进制加法计数器，输出Z信号可以看作是进位信号。 例2 分析电路逻辑功能。各触发器初始状态为0。 解： 电路由三个上升沿触发的JK触发器组成： FF0和FF1的时钟输入端由时钟源 CP控制 FF2的时钟输入端由 控制 电路是异步时序逻辑电路。 1、列出方程式： （1）驱动方程： （2）输出方程： （3）状态方程： （4）时钟方程： 2、根据方程式列出状态表： 110/0 111 001/0 110 110/1 101 101/0 100 010/0 011 101/0 010 010/0 001 001/0 000 /Z CP “001”、“010”、“101”、“110”构成有效循环，能够实现四进制计数器功能 。 3、画出状态图： 4、结论： “000”、“011”、“100”、“111”经有限时钟周期后能够回到有效循环，具有自启动能力。 该电路为具有自启动能力的四进制计数器， Z信号为进位端。 同步时序逻辑电路分析和异步时序逻辑电路分析不同的地方就在列方程式时，异步时序逻辑电路要多列一组