VHDL有限状态机设计解析.ppt

EDA技术实用教程 第10章 VHDL有限状态机设计 10.1 VHDL状态机的一般形式 10.1 VHDL状态机的一般形式 10.1 VHDL状态机的一般形式 10.1 VHDL状态机的一般形式 10.1 VHDL状态机的一般形式 10.1 VHDL状态机的一般形式 10.2 Moore型(莫尔型)状态机 莫尔型状态机的输出逻辑仅与当前状态有关，与输入变量无关，输入变量的作用只是与当前状态一起决定当前状态的下一状态是什么，属于同步状态机。莫尔型状态机框图如图所示。 7.2 Moore型有限状态机的设计 10.2 Moore(莫尔)型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 10.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 10.2 Moore型有限状态机的设计 7.2 Moore型有限状态机的设计 10.2 Moore型有限状态机的设计 10.2 Mealy米里型状态机 Mealy米里型状态机的输出逻辑不仅与当前状态有关，还与当前的输入变量有关，输入变量的作用不仅是与当前状态一起决定当前状态的下一状态是什么，还决定当前状态的输出变量的逻辑值，属于异步状态机。米里型状态机框图如图所示。 10.3 Mealy(米里)型有限状态机的设计 10.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.3 Mealy型有限状态机的设计 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.4 状态机图形编辑设计方法 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.5 状 态 编 码 7.6 安全状态机设计 7.6 安全状态机设计 7.6 安全状态机设计 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 7.7 硬件数字技术排除毛刺 习 题 习 题 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 实验与设计 7-2 并行ADC采样控制电路实现与硬件验证 （4）实验任务2： （5）实验任务3： （6）实验任务4： （7）实验报告： 7-3 数据采集模块和简易存储示波器设计 （1）实验目的： （2）实验原理： 7-3 数据采集模块和简易存储示波器设计 （3）实验内容1： （4）实验内容2： （5）实验内容3： （6）实验内容4： 向另一5E+系统下载：/KX_7C5EE/DEMOs/EXP10_DDS_Core_DAC0832/MCU8951。 （7）实验内容5： （8）实验内容6： （9）实验内容7： 7-4 五功能智能逻辑笔设计 （1）实验目的： （2）实验原理： 7-4 五功能智能逻辑笔设计 （1）实验目的： （2）实验原理： 示例文件：/KX_7C5EE+/EXPERIMENTs/EXP14_LOGIC_PEN/ （3）实验内容： 7-5 比较器加DAC器件实现ADC转换功能电路设计 （1）实验原理： （2）实验内容1： （3）实验内容2： 7-6 通用异步收发器UART设计 (1) 实验目的： (2) 实验内容1： (3) 实验内容2： (4) 实验内容3： 另一UART演示示例：/KX_7C5EE+/DEMOs/EXPL14_RS232_PIANO。 7-7 点阵型与字符型液晶显示器驱动控制电路设计 （1）实验目的： （2）实验原理： （3）实验任务1： （4）实验任务2： 以上2类基于5E+系统的LCD的演示示例是：