5锁存器触发器分析报告.pptVIP

5.4.10 逻辑电路和输入信号波形如图题5.4.10所示，画出各触发器Q端向波形。设触发器的初始状态均为0。 解： 图中的R端是异步置零端，高电平有效，当R=1时Q=0。分别分析CP1和R1对Q1的影响及CP2和R2对Q2的影响，列出真值表，然后画出波形。 ↑ 0 1 0 × 0 0 1 × 0 1 0 ↑ 0 1 0 × 1 0 1 × 1 0 1 × 0 0 1 × 1 0 1 × 1 0 1 × 0 0 1 × 1 0 1 × 1 0 1 ↑ 0 1 0 × 0 1 0 × 0 0 1 ↑ 0 1 0 × 1 0 1 初态 × 0 0 1 CP2 R2(Q1) Q2 Q2 CP1 R1(Q2) Q1 Q1 真值表 3、典型集成电路 74LS74、74F74（TTL集成） CP D G5 G6 Q Q G1 G2 Q1 G3 G4 Q2 Q3 Q4 SD RD 右图为74F74电路，是在图5.3.5的基础上增加直接置1端和直接置0端构成。 直接置1端 直接置0端 5.3.3 利用传输延迟的触发器 1、逻辑电路 2、逻辑符号 S R G12 G11 G13 G4 G3 G23 G22 G21 Q Q ≥1 ≥1 CP J K JK触发器 1J 1K CP C1 Q Q J K 3、工作原理 触发器状态不变，处于稳态。 G12 G11 G13 G4 G3 G23 G22 G21 Q Q ≥1 ≥1 CP J K S R 0 1 1 0 0 0 0 0 0 同时，G13、 G23打开 ，Q状态保持不变。 (1) CP=0时, G3 、G4 、 G12、 G22被封锁， JK输入不起作用； G12 G11 G13 G4 G3 G23 G22 G21 Q Q ≥1 ≥1 CP J K S R 设触发器的前状态为Qn，由图可得： (2) CP由0变1后瞬间， G12、G22抢先打开， G11、G21仍锁定， 输出Q状态不变。 同时： 可见：无论J、K为何值，若Qn=1，则S=1；若Qn=0，则R=1，即S、R不可能同时为0。电路已接收了J、K。 延迟一段时间后，J、K经G3 、G4 起作用。 1 1 1 1 1 在S，R尚未来得及变化的期间，由于G12、G22输出为0，输出的SR锁存器的输出状态由S、R确定(右图为此时的等效电路)，触发器的状态将依JK转换。 随着G3、G4延迟的结束，S=R=1，触发器回到(1)的情况。 (3) CP由1变 0后的瞬间， 仍作用于G13 、G23 的输入端。 G12 G11 G13 G4 G3 G23 G22 G21 Q Q ≥1 ≥1 CP J K S R G12、G22抢先关闭， G3 、G4 两门的延迟使 S=JQn，R=KQn Q Q S=JQn R=KQn 0 0 0 0 0 1 1 0 0 触发后的输出状态为: 整理得： 这就是JK触发器的特性方程 :时钟脉冲CP取非,说明是下降沿触发(↓) 由于这种触发器的状态转换发生在时钟脉冲由1变0瞬间，为区别下降沿到来前后触发器的状态，以Qn表示触发器现在的状态，以Qn+1表示触发器下一个状态，则由等效图得 S=JQn R=KQn Q Q S R 4、典型集成电路 74F系列TTL电路JK触发器，见 P.223图 与原理电路相比，改变了门电路的位置 ，增加了置位(置1)端和复位（置0）端74F112 74F112的国标逻辑符号 74F112芯片含有两个JK触发器 H* H* H H H H L H RD × × CP H* L* L* × × J L* H* L* × × K L H H L H L L H Qn+1 输出 H H H H H L