chp2上海交通大学微机原理电子教案分析.ppt

第二章 8086系统结构 2-1 8086结构 8位μP的串行工作方式： 取指 指令译码 取操作数 送结果 指令执行 8086 16位μP的并行工作方式： BIU（主外）：取指，读/写M或I/O EU （主内）：取指 译码 执行 TF单步标志 IF中断标志 DF方向标志 2-2 8086 CPU引脚 （40） 2-3 存储器组织 1 存储器地址分段 数据段,代码段,堆栈段 段容量:≤64KB 首地址:节(paragraph)开始 段与段可以重叠 2 物理地址=段基地址×16+偏移地址 3 逻辑地址来源(表2-7) 堆栈段≦64KB 栈顶地址=SS×16+SP SP指向:栈低设在高地址 增长方向:向上增长 堆栈操作:以字(双字节为单位) PUSH 与 POP 配对 SP-2 SP+2 2-4 8086系统配置 两种模式:最小模式 仅有8086CPU,MN/MX接+5V 最大模式 另有8087,8089, MN/MX接地 系统控制线: 最小模式 8086CPU直接提供 最大模式 8086CPU 8288提供 2-5 8086CPU时序 CPU时序：CPU在时钟序列控制下进行