数字钟说明书.doc

目 录 引言 1 1 EDA技术介绍 2 2 Verilog HDL介绍 3 3 QuartusII软件简介 4 3.1软件介绍 4 3.2界面介绍 5 3.2.1代码输入界面 5 3.2.2功能仿真界面 5 3.2.3波形仿真界面 6 4系统总体设计 7 4.1设计思路 7 4.2 系统设计总体框图 7 5 各模块详细设计 8 5.1计时模块 8 5.1.1 24进制计数器的设计 8 5.1.2 60进制分计数器 9 5.1.2 60进制秒计数器 11 5.2校时校分模块设计 12 5.3报时模块设计 13 5.4分频模块设计 15 5.5显示模块设计 16 5.6顶层模块设计 16 6硬件测试 17 7总结 19 参考文献 20 引言 电子钟是一种利用数字电路来显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到广泛应用。随着人们生活环境的不断改善和美化，在许多场合可以看到数字电子钟。 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。电子钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及车站、码头、剧场、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、集成电路有体积小、功耗小、功能多、携带方便等优点，因此在许多电子设备中被广泛使用。 随着电子设计自动化(EDA)的发展，电子系统的设计技术和设计工具发生了深刻的变化。利用硬件描述语言对数字系统的硬件电路进行描述是EDA的关键技术之一。Verilog HDL语言是目前主流的硬件描述语言之一它具有很强的电路描述和建模能力，且有与具体硬件电路无关和与设计平台无关的特性，在语言易读性和层次化结构设计方面表现出强大的生命力和应用潜力。 设计要求： （1）根据任务要求确定电路各功能模块； （2）写出设计程序； （3）给出时序仿真结果； （4）最后要有设计总结；  1 EDA EDA(电子线路设计自动化)是以计算机为工作平台、以硬件描述语(HDL)为设计语言、以可编程器件(CPLD/FPGA)为实验载体、以ASIC/SOC?芯片为目标器件、进行必要的元件建模和系统仿真的电子产品自动化设计过程。EDA源于计算机辅助设计，计算机辅助制造、计算机辅助测试和计算机辅助工程。利用EDA?工具，电子设计师从概念、算法、协议开始设计电子系统，从电路设计，性能分析直到PCB版图生成的全过程均可在计算机上自动完成。EDA?代表了当今电子设计技术的最新发展方向，其基本特征是设计人员以计算机为工具，按照自顶向下的设计方法，对整个系统进行方案设计和功能划分，由硬件描述语言完成系统行为级设计，利用先进的开发工具自动完成逻辑编译、化简、分割、综合、优化、布局布线、仿真及特定目标芯片的适配编译和编程下载，这被称为数字逻辑电路的高层次设计方法。 作为现代电子系统设计的主导技术，EDA具有几个明显特征。 (1)用软件设计的方法来设计硬件? 硬件系统的转换是由有关的开发软件自动完成的，设计输入可以是原理图或HDL?语言，通过软件设计方式的测试，实现对特定功能硬件电路的设计，而硬件设计的修改工作也如同修改软件程序一样快捷方便，?设计的整个过程几乎不涉及任何硬件，可操作性、产品互换性强。? (2)基于芯片的设计方法? EDA?设计方法又称为基于芯片的设计方法，集成化程度更高，可实现片上系统集成，进行更加复杂的电路芯片化设计和专用集成电路设计，使产品体积小、功耗低、可靠性高；可在系统编程或现场编程，使器件编程、重构、修改简单便利，可实现在线升级；可进行各种仿真，开发周期短，设计成本低，设计灵活性高。 (3)自动化程度高? EDA?技术根据设计输入文件，将电子产品从电路功能仿真、性能分析、优化设计到结果测试的全过程在计算机上自动处理完成，自动生成目标系统，使设计人员不必学习许多深入的专业知识，也可免除许多推导运算即可获得优化的设计成果，设计自动化程度高，减轻了设计人员的工作量，开发效率高。 (4)自动进行产品直面设计? EDA?技术根据设计输入文件(HDL?或电路原理图)，自动地进行逻辑编译、化简、综合、仿真、优化、布局、布线、适配以及下载编程以生成目标系统，即将电子产品从电路功能仿真、性能分析、优化设计到结果测试的全过程在计算机上自动处理完成。 2 Verilog HDL语言介绍 Verilog是由Gateway设计自动化公司的工程师于1983年末创立的。当时Gateway设计自动化公司还叫做自动集成