第4章几何设计规则讲解.ppt

集成电路设计技术与工具 第四章 集成电路版图设计与工具 内容提要 4.1 引言 4.2 版图几何设计规则 4.3 电学设计规则与布线 4.4 晶体管的版图设计 4.5 九天软件下的版图编辑 4.6 九天软件下的版图验证 4.7 本章小结 4.1 引 言 版图（Layout）包含了器件尺寸、各层拓扑定义等器件相关的物理信息数据，是集成电路从设计走向制造的桥梁。 由于器件的物理特性和工艺的限制，芯片上物理层的尺寸进而版图的设计必须遵守特定的规则。这些规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的，因此，不同的工艺就有不同的设计规则。设计者只能根据厂家提供的设计规则进行版图设计 。 4.1 引 言 设计规则反映了性能和成品率之间可能是最好的折衷。 从设计的观点出发，设计规则可以分为三部分： 1）决定几何特征和图形几何尺寸的规定。 2）确定掩膜制备和芯片制造中都需要的一组基本图形单元的强制性要求。 3）定义设计人员设计时所用的电参数范围。 4.2 版图几何设计规则 版图几何设计规则可看作是对光刻掩模版制备要求。这些规则在生产阶段为电路设计师和工艺工程师提供了一种必要的信息联系。与版图规则相联系的主要目标是获得有最佳成品率的电路，而几何尺寸则尽可能地小，又不影响器件电路的可靠性。 集成电路的版图设计规则通常有多种方法来描述，其中包括以微米分辨率来规定的微米规则和以特征尺寸为基准的λ规则。 一、工艺层（Layer） 人们把集成电路版图设计过程抽象成若干易于处理的概念性版图层次，也就是版图设计中的工艺层，这些层次代表电路转换成硅芯片时所必需的掩膜图形。版图的不同层次可以用不同的形式来区分，例如不同的颜色、不同的线型和不同的填充图案等。 某N阱硅栅工艺的部分工艺层 二、几何设计规则 －规则介绍 N阱层相关的设计规则及其示意图 P+、N+有源区层相关的设计规则及其示意图 Poly层相关的设计规则及其示意图 二、几何设计规则 －举例及问题讨论 当给定电路原理图设计其版图时，必须根据所用的工艺设计规则，时刻注意版图同一层上以及不同层间的图形大小及相对位置关系。然而对于版图设计初学者来说，第一次设计就能全面考虑各种设计规则是不可能的。为此，需要借助版图设计工具的在线设计规则检查（DRC）功能来及时发现存在的问题。 参照上述的硅栅工艺设计规则，一个反相器（不针对具体的器件尺寸）对应版图设计中应该考虑的部分设计规则如下图所示。 问题讨论： （1）阱的间距和间隔的规则 N阱通常是深扩散，必须使N阱边缘与邻近的N＋扩散区之间留有足够的间隙，从而保证N阱边缘不与P型衬底中的N＋扩散区短接。内部间隙由沿阱周围的场区氧化层的渐变区所决定。虽然有些工艺允许内部的间隙为零，但“鸟嘴”效应等问题导致了规则1.4（N阱外N阱到N+距离）的设计要求，这是一种保守的估算。 为了工艺上按比例缩小或版图编辑的需要，合并接触采用图4.9（a）所示的分离式接触结构，而不采用图4.9（b）的合并长孔结构。 4.3 电学设计规则与布线 电学设计规则给出的是由具体工艺参数抽象出的器件电学参数，是晶体管级集成电路模拟的依据。与几何设计规则一样，对于不同的工艺和不同的设计要求，电学设计规则将有所不同。通常，特定工艺会给出电学参数的最小值、典型值和最大值。上述N阱硅栅CMOS工艺的部分电学设计规则的参数名称及其意义如表4.8所示。 电学设计规则还为合理选择版图布线层提供了依据。集成电路工艺为设计者提供了多层布线的手段，最常用的布线有金属、多晶硅、硅化物以及扩散区。但这些布线层的电学性能大不相同。 除了选择合理的布线层外，版图布线还应该注意以下几点： 1）电源线和地线应尽可能地避免用扩散区和多晶硅走线，特别是通过较大电流的那部分电源线和地线。集成电路的版图设计中电源线和地线多采用梳状走线，避免交叉，或者用多层金属工艺，提高设计布线的灵活性。 2）禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。 3）压焊点离芯片内部图形的距离应不少于20 ? m，以避免芯片键合时，因应力而造成电路损坏。 4.4 晶体管的版图设计 一、双极型晶体管的版图设计 1、 双极型集成电路版图设计的特点 双极型集成电路设计中首先要考虑的问题是元器件之间的隔离。目前常用的隔离方法有PN结隔离和介质隔离，设计者可以根据不同的设计要求，选择适当的隔离方式。此外，还要注意减小寄生效应如寄生PNP管、寄生电容效应等。注意了这些问题，就可以比较顺利地完成版图设计并制造出合格的电路。 根据双极型晶体管的版图特点，其版图设计的一般原则包括以下几个方面的内容： 1）划分隔离区（