IC集成电路设计工艺流程讲解.docVIP

集成电路设计工艺流程 晶体的生长 晶体切片成 ?wafer 晶圆制作 功能设计à模块设计à电路设计à版图设计à制作光罩 工艺流程 ?? 1)? 表面清洗  晶圆表面附着一层大约 2um 的 Al2O3 , 在制作前必须进行化学刻蚀和表面清洗。  2)? 初次氧化 ?  SiO2? 缓冲层，用来减小后续中 Si3N4 对晶圆的应力  干法氧化 ?Si( 固 )?+?O2? ?SiO2( 固 )  ?Si( 固 )?+2H2O? à ?SiO2( 固 )?+?2H2  SiO2 膜较薄时，膜厚与时间成正比。 SiO2 膜变厚时，膜厚与时间的平方根成正比。因而，要形成较 ? 厚的 SiO2 膜，需要较长的氧化时间。 SiO2 SiO2 膜到达硅表面的 O2 及 OH 基等氧化剂的数量的多少。湿法氧化时，因在于 OH 基在 SiO2 膜中的扩散系数比 O2 Si? 表面向深层移动，距离为 SiO2 膜厚的 0.44 倍。因此，不同厚度的 SiO2 膜，去除后的 Si 表面的深度也不同。 SiO2 200nm ，如果预告知道是几次干涉，就能正确估计。对其他的透明薄膜，如知道其折射率，也可用公式计算出 (d?SiO2)?/?(d?ox)?=?(n?ox)?/?(n?SiO2) 。 SiO2 膜很薄时，看不到干涉色，但可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。也可用干涉膜计或椭圆仪等测出。 SiO2 和 Si 界面能级密度和固定电荷密度可由 MOS (100) 面的 Si 的界面能级密度最低，约为 10E+10?--??10E+11/cm? – 2?.e?V?-1? 数量级。 (100) 面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。  3)?CVD(Chemical?Vapor?deposition) 法沉积一层 Si3N4(Hot?CVD 或 LPCVD) 。 ?  1? 常压 CVD?(Normal?Pressure?CVD) NPCVD 为最简单的 CVD (1) 输送反应气体至反应炉的载气体精密装置； (2) 使反应气体原料气化的反应气体气化室； (3) 反应炉； (4) ?? 2? 低压 CVD?(Low?Pressure?CVD)  此方法是以常压 CVD? (1) 由于反应室内压力减少至 10-1000Pa (2) 反应室成扩散炉型，温度控制最为简便，且装置亦被简化，结果可大幅度改善其可靠性与处理能力 ( 因低气压下，基板容易均匀加热 ) ，因基可大量装荷而改善其生产性。  3? 热 CVD?(Hot?CVD)/(thermal?CVD)  此方法生产性高，梯状敷层性佳 ( ) 等，故用途极广。膜生成原理，例如由挥发性金属卤化物 (MX) 及金属有机化合物 (MR) ( 热分解，氢还原、氧化、替换反应等 ) ( 短纤维 ) 等，故其应用范围极广。热 CVD 法也可分成常压和低压。低压 CVD 适用于同时进行多片基片的处理，压力一般控制在 0.25-2.0Torr HCVD 法将 SiH4 或 Si2H 。气体热分解（约 650?oC CVD 法，利用氨和 SiH4? 或 Si2H6 反应面生成的，作为层间绝缘的 SiO2 SiH4 和 O2 在 400?--4500?oC 的温度下形成 SiH4?+?O2?–-SiO2?+?2H2?  Si(OC2H5)4?(TEOS:?tetra? – ?ethoxy? – ?silanc?) 和 O2 在 750?oC TEOS 形成的 SiO2 膜具有台阶侧面部被覆性能好的优点。前者，在淀积的同时导入 PH3? 气体，就形成 ? 磷硅玻璃（ PSG ： ?phosphor? – ?silicate? – glass ）再导入 B2H6 气体就形成 BPSG(borro? – ?phosphor? – silicate? – glass) 膜。这两种薄膜材料，高温下的流动性好，广泛用来作为表面平坦性好的层间绝缘膜。  4? 电浆增强 ?CVD?(Plasma?Enhanced?CVD) ????NPCVD? 法及 LPCVD? PECVD 是在常压 CVD 或 LPCVD 的反应空间中导入电浆 ( 等离子体 ) 光 ?CVD?(Photo?CVD) PECVD? 使薄膜低温化，且又产生如 A-Si 般的半导体元件。但由于薄膜制作中需考虑： (1) 在除去高温 (HCVD) 及 PECVD ( 如 PECVD 中带电粒子撞击而造成的损伤 ) ； (2) 不易制作